集成电路布图设计汇总十篇

序论：好文章的创作是一个不断探索和完善的过程，我们为您推荐十篇集成电路布图设计范例，希望它们能助您一臂之力，提升您的阅读品质，带来更深刻的阅读感受。

篇（1）

引言：随着集成电路制造工艺的迅猛发展，集成电路规模已发展到超大规模。由此带来的利益促使一些厂商通过各种方式获取他人技术，利用他人的技术成果牟取非法利益。因此，保护集成电路布图设计成为有关各界关注的问题。我国一直采取积极的态度对待集成电路知识产权保护问题，在一九五月通过的世界知识产权组织《关于集成电路的知识产权条约》文本上签字，并于2001年制定了《集成电路布图设计保护条例》。这一条例初步建立了我国集成电路布图设计的知识产权保护的理论体系，进一步完善了我国的知识产权法律制度。

一、集成电路布图设计的知识产权的特点

布图设计作为人类智力劳动的成果，具有知识产权客体的许多共性特征，应当成为知识产权法保护的对象，其特点主要表现在以下方面：

（一）无形性。

集成电路布图设计是指集成电路中各种元件的连接与排列，它本身是设计人员智慧的体现，是无形的。只有当这种设计固化到磁介质或掩膜上，才具有客观的表现形式，能够被人们感知、复制，从而得到法律的保护。

（二）创造性

集成电路布图设计具有创造性，是设计人自己创作的，有自己的独特之处。当今，要使每次的集成电路布图设计都达到显著的进步是不可能的，新的集成电路产品仅表现为集成度的提高。所以，已颁布集成电路保护法的国家，均不直接采纳专利法中的创造性和新颖性的标准，而是降低要求，以适应实际情况。

（三）可复制性

集成电路布图设计具有可复制性。对于集成电路成品，复制者只需打开芯片的外壳，利用高分辨率照相机，拍下顶层金属联接，再腐蚀掉这层金属，拍下下面那层半导体材料，即可获得该层的掩膜图。

由以上特点可以看出，布图设计是独立的知识产权客体，有着自己的特点。布图设计的无形性是知识产权客体的共性，创造性是专利权客体的特性，可复制性是著作权客体的一个必要特征，因此，传统的知识产权法律保护体系难以对布图设计进行保护。因而，很多国家基本上不引用著作权法或专利法来保护它，而是依据其特点，单独制订法规，将之作为独立的客体予以保护。

二、集成电路布图设计知识产权与其他知识产权的区别

1、与版权的区别

集成电路的布图设计，是一系列电子元件的立体布局，由一系列电子元件及连结这些元件的导线构成，既不是由语言文字，也不是由任何图形符号构成。而版权只对作品提供保护。作品是由语言、文字、图形或符号构成的，表现一种思想的智力成果。不论对各国立法及有关版权条约中的作品做多么广泛的解释，均不包括集成电路的这种封装在密封材料中，无法用肉眼分辨的立体布图设计。

2、与专利的区别

集成电路的布图设计是产品的中间形态，不具有独立的产品功能，复杂的布图设计，受保护的范围难以用文字描述的方式在权利要求书中说明。而专利是一种关于产品或方法或其改进的新的技术方案，对发明要求具有新颖性、创造性和实用性，并且专利权的范围以权利要求书的内容为准。因此，对于布图设计来说，一般难以受到专利法保护。目前大多数国家对专利实行实质审查。由于集成电路的技术复杂性，对于布图设计的新颖性、创造性和实用性的审查，将极为困难，使得实质审查很难进行。

综上所述，集成电路布图设计知识产权与传统的知识产权相比，有其特殊性，传统的知识产权法无法为集成电路提供充分有效的保护。但是集成电路的广泛应用又急需法律来提供保护，因此，必须突破现有知识产权法的界限，以专门立法来保护集成电路，于是产生了集成电路法。

三、国际上几个主要的集成电路知识产权立法

1、美国《半导体芯片法》

美国1984年的《半导体芯片法》内容详尽，包括：定义、保护的对象、所有权及其转让与许可、保护期限、掩膜作品的专有权、专有权的限制、申请登记、专有权的实施、民事诉讼、与其他法律的关系、过渡条款及国际过渡条款等。

2、日本《集成电路的电路布局法》

日本《电路布局法》共六章五十六条，并一个附则。由于日本是世界上第二个制定集成电路保护之专门立法的国家，当时，除了美国的《半导体芯片法》之外，并无任何国家的相关立法可供借鉴，因而其立法深受美国法的影响，在主要内容上与美国的《半导体芯片法》大致相似。

3、欧洲共同体《理事会指令》

在美日相继通过专门立法保护集成电路布图设计以后，一方面出于保护布图设计的需要，另一方面也迫于美国的压力，欧共体于1986年12月16日通过了《关于半导体产品布图设计法律保护的理事会指令》（87/54/EEC）（以下简称共同体指令）。该指令共4章12条，对于共同体各成员国的集成电路布图设计立法有着重大影响。

4、中国《集成电路布图设计保护条例》

我国早在1991年国务院就已将《半导体集成电路布图设计保护条例》列入了立法计划，经过10年的酝酿，我国的《集成电路布图设计保护条例》于2001年3月28日由国务院第36次会议通过，并于2001年10月1日起施行。

总而言之，集成电路的迅速发展已经使集成电路布图设计保护的问题客观地摆在了我们面前，这是技术进步和社会发展的必然。本文通过对布图设计特点、与其他知识产权的区别进行分析，期望使读者能够初步的了解布图设计知识产权产生的必然性及合理性，为今后在工作中有效地利用《集成电路布图设计保护条例》保护布图设计打下基础。

参考文献

篇（2）

一、引言：保护的意义

集成电路，按照《简明大不列颠百科全书》的解释，是指利用不同的加工工艺，在一块连续不断的衬底材料上同时做出大量的晶体管、电阻和二极管等电路元件，并将它们进行互联。[1]1958年，世界上第一块集成电路诞生，引发出一场新的工业革命。集成电路的发明和发展，导致了现代电子信息技术的兴起。在当代世界新科技革命发展进程中，以集成电路为基础、以计算机和通讯技术为主体的电子信息是最活跃的先导技术，同时又是一种崭新的具有巨大潜力的生产力。而从生产的规模和市场的效应来看，2000年世界上集成电路的销售额约为2000亿美元，目前世界集成电路的人均消费量大约为20-30块。[2]中国的集成电路产业起步于60年代，虽然在发展速度上滞后于发达国家，但也已经初具规模并在不断壮大之中。有人认为，“集成电路工业不仅是现代国际技术经济竞争的制高点，而且是影响各国未来‘球籍’的基本因素。如果把石油比作近现代工业的血液的话，那么完全可以把小小的芯片（集成电路）比作先导和超现代工业和生活的某种‘母体’，它是一个国家高附加值收益的富源，也是其综合国力的基石。”[3]因此，从国家的产业政策导向来看，我们需要为集成电路工业的发展提供制度上的激励，而最根本的促进措施就是在集成电路的最初开发完成（形成布图设计）的时候赋予开发者一定的权利，使相关保护可以延及于其后的生产过程。

而从动态的市场交易层面来考察，我们也可以发现对集成电路布图设计进行保护的意义。依照科斯定理，技术发展与创新的背后是巨大而复杂的创造性劳动投入与资本投入，这需要仰仗市场来收回成本与获取收益，而一个重要的前提是解决市场交易双方的产权问题。[4]这一点不仅对含有集成电路的最终产品是重要的，对作为中间产品的集成电路布图设计同样重要。因为在社会化大生产的条件下，专业的分工越来越细致，交易不只是在产品最终完成之后才发生，而是与生产的过程相交织。例如一个手机的生产厂商可能只进行各个部件的组装，而核心的芯片以及其他的外壳等可能都是由别的开发商完成的。因此在这里明确集成电路布图设计的知识产权就是非常重要的，实际上这也是任何涉及基础性技术的生产领域必然要首先解决的问题。

对集成电路布图设计进行保护的另一个基本考虑是维护投资者的利益。这也是当代知识产权立法的一个渐变的趋势，在数据库保护和药品专利授予等方面也有所体现。集成电路布图设计的创造是一个以大量资金为依托、以相当的智力投入为主导、以丰富的相关技术来支撑，并仍然有失败风险的研发过程。[5]而新产品一旦上市，不法厂商利用先进的设备和技术，对该芯片进行解剖、显微拍照、逐层腐蚀和分析，或者利用激光技术逐层扫描、拍照，将芯片的布图设计复制出来，很快就能仿制出该芯片并大量生产，并以较低的价格占领原开发者的市场。[6]在这种情况下，知识产权法应当为付出大量投资和智力劳动并最早生产出有益的集成电路产品的主体提供恰当的保护。

篇（3）

1集成电路布图设计独创性

集成电路布图设计，简称布图设计（Layout Design），是制造集成电路产品中非常重要的一个环节。世界知识产权组织《集成电路知识产权保护条约》规定：布图设计是指集成电路中多个元件，其中至少有一个是有源器件和部分或全部集成电路互联的三维配置，或者是指为集成电路的制造而准备的这样的三维配置。三维配置可以体现独创性，按照我国《集成电路布图设计保护条列》第四条独创性是指“其创作者的智力劳动成果，并且在创作时，该布图设计在布图设计的创作者和集成电路制造者中不是公认的常规设计。”从这个定义可以看出满足独创性必须达到两个条件：1是在行为上，要求是其创作者运用自己智力的精心之作，即非抄袭的；2要得到业内人士公认不属于当时他们所认为的常规的设计。这两 个条件同时并存，后者是前者的结果。1

2 集成电路布图设计独创性的判断

美国发生过两起著名的布图设计侵权案例，Brooktree V Advanced Micro Devices案和Altera v. Clear Logic案。这两起案件对如何判断布图设计的独创性具有重要的指导意义。基本确立了“书面痕迹”和“实质相似”标准。在Brooktree案中原告Brooktree公司（以下简称B）称Advanced Micro Devices（以下简称AMD）公司剽窃了其布图设计中的核心单元，即带有 10 个晶体管的 SRAM，因此对 AMD公司提起侵权诉讼。AMD公司则认为只复制了上述掩膜作品的80%没有全部复制,并且其掩膜作品是在反向工程的基础上得出不构成侵权。在Alter案件中，Alter公司认为Clear Logic公司复制了其芯片中晶体管集群组件的位置布置。Clear Logic公司则认为芯片中晶体管集群组件的位置布置只是一种方法或概念，不受《芯片保护法》的保护，同时也以反向工程进行抗辩。

（一）实质相似标准。在Brooktree案中，地区法院在给陪审团的指示中写道：《半导体芯片保护法》不仅禁止对整个布图设计进行复制，而且禁止对布图设计的实质部分进行复制。最后陪审团根据地方法院指示的内容以及双方的争论、举证，认定了被告AMD的布图设计与原告Brooktree的布图设计实质相似，因此认定AMD构成侵权。法院还认为，盗用布图设计的实质部分就会构成侵权便会构成侵权，并不需要证明两个布图设计的每一个部分都相似。因此AMD的主张说只复制了80%，没有全部复制而不构成侵权并不成立。在Altera案件中，法院同样认为：“正如一个人抄袭了一本书的一章就能够构成侵权一样，一个人如果复制了一个布图设计相当重要的一部分也需要承担侵权责任。”Clear Logic的产品与Altera的三块集成电路布图设计构成实质相似，因此法院最后宣判Clear logic构成侵权。

(二) 书面痕迹标准。书面痕迹标准也称“辛苦和投入标准”标准，指在集成电路布图设计反向工程中对原设计进行分析和研究，并付出了大量的辛苦和投入并有自己的独创性智力劳动，那么这样的作品是受到法律保护。在Brooktree案中AMD指出，自己在开发过程中进行了很多投入，同时提供了书面痕迹来证明自己所进行的是反向工程而不是简单的复制，通过书面痕迹可以看出，AMD的却花费了很多的时间和精力来分析B的布图设计，但是并没有成功，AMD曾尝试设计过6个晶体管和 8 个晶体管结构的布图设计，但最终并没能正确分析出B布图设计核心单元使用的是10个晶体管的结构，AMD后来只是通过Brooktree另一家竞争公司的职员得知了这个结构。AMD在得知10个晶体管的结构后并没有进一步的实验便很快生产出与B实质相同的SRAM单元，法院最后认定AMD的确在某种程度上进行了独立的创作，但不能完全因此获得独创性，AMD并没有采取其他的可替代的晶体管配置，只是简单复制了B的布图设计，因此不能认定是反向工程不具有独创性。毫无疑问，书面痕迹对于被告来说确实是证明反向工程的最好证据，但是书面痕迹只能证明被告在研究、分析原告布图设计过程中所付出的辛苦和投入，如果过于注重书面痕迹，就会导致仅将反向工程的成立建立在被告所作的投入上。这样很有可能侵权者花费大量的时间和精力对先前布图设计进行了分析和研究产生了大量的书面痕迹，而目的只是为了生成在先布图设计的复制件，这与布图设计的立法保护目的是相违背的，立法目的在于促进竞争和科技创新，如果只是简单的进行了重复性的工作，没有自己的独创性劳动，这样的作品是不受到保护。因此书面痕迹只能作为分析和评价的证据，但是不能作为第二布图设计就具有独创性的这样一个结论。并且反向工程的目的是为了让竞争者提供第二来源的芯片，使与其在先的芯片兼容或者对现有的半导体技术做出改进。

(三)兼用标准。这种标准由Lee Hsu 提出，该标准在判断被控布图设计是否具有独创性时包含两个步骤。第一步，首先根据被告提出的文档和资料来判断被告在分析、评价先前布图设计中付出了多大的努力，如果被告不能提供资料和证据，那么他就不是在进行反向工程，反向工程不成立。第二步，如果被告成功证明了第一步，那么接下来还需要证明第二步，即证明自己的布图设计与原告的布图设计并不实质相同。也就是说要有设计者的智力创作劳动，与原设计有一点点的差异性，微小的差异性就能达到。这种标准实质相同的判断方法是：一个理性的专家站在被告的立场仅通过对原告的布图设计进行仔细分析便能够设计出在形状、功能上与原告布图设计兼容的布图设计，而不需要采用任何与原告布图设计实质相似的部分，那么这时如果被告采用了与原告布图设计实质相似的部分，则两个布图设计构成实质相同，反向工程不成立。2

这种标准的独特在于要借助专家证人的作证，法官不能独立判断，因为集成电路布图设计的产业特点，引入专家证人这是可取的，在专利侵权案件中也是经常引入专家证人才能更好的公正的解决案件。一方面对于集成电路领域的专家证人来说，在对原告的布图设计进行研究和分析之后，认为是否还有其他的途径来设计在性能，功能，和形状上相兼容的布图设计这是比较容易判断的，比完全从布图设计的元件摆放，连线来判断两个设计方面的差异来说，这方面的判断相对来说要容易得多；另一方面也减少了法官对集成电路布图设计专业领域不是很熟悉的困境，一般法官和陪审团对专业领域都不是很熟悉，这就需要借助专家证人的证词。

还有学者提出了性能优越标准和功能改进标准，这两种标准要求第二布图设计要比第一布图设计在性能上或者功能上更加优越或者有所改进，才能具有独创性。这种两种标准明显对反向工程提出了更高的要求，鉴于反向工程的一个重大目的是让市场提供与在先集成电路兼容的第二资源集成电路，从而使公众有所选择从中获益。而性能优越标准和功能改进标准对反向工程提出了更高的要求，部分违反了反向工程的立法目的。

王桂海 罗苏平 集成电路知识产权保护及司法鉴定探讨 [J]中国司法鉴定 2006（10）

篇（4）

“钜锐案”的判决是我国集成电路知识产权保护的一个历史性的重大事件，对于集成电路布图设计侵权案的统一裁判尺度和法律适用标准以及促进集成电路技术创新和产业发展都具有重要意义，堪称经典性指导案例。

一、集成电路的布图设计是集成电路芯片核心技术的表现形式

集成电路布图设计表面上看是一种图形设计，实质上布图设计凝聚了集成电路设计思想的精华，图形是最后呈现的形式。布图设计是指实现某一电子功能，集成在某一半导体材料的基片上的集成电路全部元件与部分或全部连线的三维配置；布图设计不仅准确映射了设计者所设计电路的逻辑关系和输入输出关系，而且事关集成电路芯片的参数和指标。判定集成电路是否构成侵权，可以根据争议芯片两者的元件、元件空间布局、元件连接关系、连接线路排布与走向、元件及线路的尺寸规格等是否相同，即两集成电路全部元件与连线的三维配置是否相同。布图设计是创作者的智力劳动成果，应当予以保护。

二、集成电路的布图设计易于复制和抄袭，必须依法保护

布图设计是以某种信息状态存在的。布图设计在集成电路芯片中表现为一定的图形，在掩模版上，布图设计也是以图形方式存在的；借助于计算机辅助设计技术，布图设计以数字化代码的方式存在于各种存储介质中；在计算机控制的电子束曝光装置或离子注入机中，布图设计同样以代码的方式存在。通过相关设备，人们可以感知这些数字化代码信息。在不同的载体上，布图设计以不同的信息状态存在，同样，可以不同的方式被复制。因此，要保护设计者的知识产权，就要依法对独创的布图设计进行保护。根据《集成电路布图设计保护条例》，依法取得专有权是知识产权所有者保障权益的有效途径。集成电路设计的从业人员是最有条件接触、复制、传播布图设计的，权益所有人应与设计人员明确产权关系并签署保密协议，设计人员应自觉遵守法律法规，尊重所有者权益。

篇（5）

Judicial Forensic Evaluation

and Integrated Circuits Intellectual Property Protection

FAN Bing, XIE Xue-jun

(CSIP Intellectual Property Expertise Center of Judicature, Beijing 100038,China)

Abstract: This article introduces the status of the integrated circuit-related intellectual property protection in China and the integrated circuit intellectual property protection system. Further information on the role of judicial forensic in IC related intellectual property disputes , and the current forensic principles and methods. Finally, methods for protection of intellectual property rights in China's IC industry were discussed.

Keywords: Judicial Forensic;integrated circuit; intellectual property

1引言――集成电路相关

知识产权纠纷的现状

近年来中国电子信息产业的蓬勃发展,带动了集成电路产业的高速发展。然而,与产业发展现状形成鲜明对比的是,代表着产业自主创新能力的产业自主知识产权状况却不容乐观。国外大公司战略布局了大量专利,在高新技术领域对中国进行打压,针对中国集成电路企业的知识产权纠纷频频发生。据不完全统计,2002年以来已有10多家中国集成电路企业被卷入国际知识产权纠纷,诉讼案件近20起。这些知识产权纠纷往往针对国内集成电路某些领域的领先企业进行,并且目的明确,均经过周密筹划。无论诉讼的结果如何,无疑都对被诉企业的发展产生极为不利的影响。同时国内集成电路企业之间的知识产权纠纷也不断涌现。知识产权竞争已经成为集成电路企业间最高层次的竞争,成为技术、资金、市场、关税之后,集成电路企业间展开竞争的主要手段。

2集成电路知识产权保护制度介绍

世界各国对于集成电路知识产权的保护主要体现为对集成电路布图设计的保护,通常的保护模式可分为三种:专利法保护、版权法保护以及专门立法保护。

部分国家将集成电路的布图设计作为一种可专利的技术方案,通过授予其专利权的方法来进行保护。也有部分国家将集成电路的布图设计作为一种图形作品纳入版权法中作品的范围,通过版权法给予保护。例如,美国1984年制定的《半导体芯片保护法案》,该法案明确采用类似版权的保护方式对集成电路进行保护,并将这一理念延伸到美国版权法中,将其保护客体界定为“掩模作品”,而不是简单地视为“掩模”。在美国,集成电路作为一种单独的作品种类已经被纳入了广义版权法的保护范围[3]。但在实践中,通过专利制度或者版权制度保护集成电路布图设计都存在一定的不足,通过专门立法加以保护成为目前世界各国立法,包括国际条约的普遍选择。

自美国之后,至今共有50多个发达国家和地区制定了保护集成电路布图设计的国内法。

在集成电路知识产权保护领域,最重要的国际公约是1989年世界知识产权组织(WIPO)在华盛顿缔结的《关于集成电路的知识产权条约》(即“华盛顿条约”)以及1994年关贸总协定缔结的知识产权协议(即"TRIPS协议")。前者是集成电路知识产权领域中第一个国际公约。我国也是七个签字国之一,但该条目至今尚未生效。后者对集成电路布图设计知识产权提出了更高水平的保护,并援引了前者的一些实体规定,使集成电路布图设计保护国际进程大大加快[4]。

在我国,集成电路布图设计的立法起步较晚。2001年3月28日,国务院常务会议审议通过了《集成电路布图设计保护条例》(以下简称《条例》),共六章三十六条,自2001年10月1日起施行,以行政法规单独立法的形式确认了对集成电路布图设计专有权的保护。

2001年9月18日,国家知识产权局了《集成电路布图设计保护条例实施细则》,从程序和手续上保证《条例》规定的基本权利义务实现,共分六章四十三条,也自2001年10月1日起施行。

此外,国家知识产权局还于2001年11月28日了《集成电路布图设计行政执法办法》,就国家知识产权行政机关处理侵犯布图设计专有权的纠纷、调解侵犯布图设计专有权的具体程序、办法作了更进一步的阐释。

最高人民法院还从司法审判实践的角度,于2001年10月30日《最高人民法院关于开展涉及集成电路布图设计案件审判工作的通知》,就案件的归类、管辖、诉前责令停止有关行为、中止诉讼等实践操作进行了明确。

目前,我国在集成电路布图设计方面的条例和法规还缺乏系统性,在法律效力和立法层次上均处于较低水平,无法为集成电路行业发展提供有效的法律和制度保障。因此,有人大代表在两会期间提议有必要尽快制订《集成电路布图设计保护法》,为集成电路产业自主创新提供强有力的法律保障。

3司法鉴定在相关纠纷中的作用

所谓知识产权侵权行为判定的规则是指法官在知识产权侵权案件审理过程中应该共同遵守的规律性的步骤,在知识产权侵权行为判定的过程中,一般应遵循以下规则[5]:

(1)有效性审查规则,即主动对权利有效性进行审查;

(2)权利范围确定的规则,即以权利的客体为中心确定保护范围;

(3)关联性原则,即由原告确定被控侵权物或者行为以及证明与被告的关联性;

(4)比对的规则,即把原告权利范围中的构成要素与被控侵权物或行为相比较,做出是否相同或者相似的判断。

对于涉及集成电路知识产权的纠纷案件,一般主要涉及到专利、商业秘密和集成电路布图设计等。鉴于集成电路案件涉及的技术含量较高,且技术更新换代很快,涉及被控侵权物或者行为与原告的权利进行技术方面对比时,法官通常要借助于专家或者专业的鉴定机构。主要有三种方式:其一,邀请专家以人民陪审员的身份,作为合议庭成员参与案件的审理,对案件中涉及的技术问题作出判断,涉及到法律问题则由法官进行判断,许多法院已经进行了这方面的尝试,取得了较好的效果;其二,根据案件所涉及的专业技术,通过该技术的专业协会,组织行业知名的专家组成专家组,法院委托该专家组对涉案技术进行判断,形成专家组的意见,这就是证据法中所称的专家证言;其三,法院委托专业的鉴定机构,对涉案技术进行鉴定。应注意的是,法院无论是委托专家还是委托鉴定机构,仅对技术问题作出鉴定结论,是否构成侵权应由法官作出判断[5]。

笔者走访过一些知识产权厅的法官,在审理集成电路相关的案件时,对一些关键的技术问题的判断一定程度上需要依据专业机构出具的鉴定报告。一般集成电路相关案件主要涉及到专利权、商业秘密和集成电路布图设计等方面。下面笔者以集成电路布图设计侵权的技术鉴定为例来介绍。

4司法鉴定方法的讨论

鉴定需要完成两个目标,即对集成电路布图设计进行的原创性判断和相似性分析。

对于原创性鉴定,原创性的体现可以通过下列几个方面来综合判断[1]:

(1)功能性(function)――指该集成电路布图设计具有什么样的特定的电气功能和逻辑功能。这里的“功能”不仅仅停留在集成电路布图设计登记时所要求的如“逻辑”、“存储”、“线性”、“微机”、“其他”等这样笼统的分类描述,而是从这个大类别下具体、详细地,从名称到能完成什么样的任务去判断。

(2)选择性(selection)――该芯片的材料性质、集成规模的大小、结构类别、技术类别、基本技术指标,该布图设计选择什么样(类型)的元件以及元件的数量、集成度等。

(3)布局性(distribution)――如元件是如何分配在基片各层上,分配在该层的什么位置上。

(4)互连性(Interconnection)――这些分配在基片之上或之中的元件之间具有什么样的连接关系,全部或者是哪些局部作了连线。

(5)组合性(combination)――由元件的互连而构成什么样的特定组合,以完成其选定的功能。

对这些方面如果作出独立的构思与设计,其结果应当是与当时的常规性设计有所区别的,一般足以达到被公认为非常规性的水平。

对相似性鉴定,鉴定人亦仅对双方是否存在实质相似性作出判断。司法鉴定文书,“不得有案件定性和确定当事人法律责任的内容”。

集成电路所集成的元器件极多,逐项比较难以实现。通过文献[1]所提出的以下几个步骤结合起来,可以对集成电路布图设计的相似性作出较准确的判断:

(1)类别比较:先按我国集成电路布图设计登记所要求的布图设计分类,从结构(5种)、 技术(8种)、功能(5种)作最顶层的比较。

(2)全局位置对比:可同时分析布图设计的布局性、选择性和组合性。首先比较芯片的大小和形状,这是设计者首先要选择的。布图的布局是设计者设定的,体现一定程度的组合性和配置意图,独立设计者之间不会生成完全相同的结果。

(3)采样的局部比较:除了整体器件对比之外,对于元件级的对比,可以用随机采样的手段,提取一部分双方对应的设计结果,包括有源元件、电阻、电容的布置等、进行比较。

(4)采样比较元件之间的连线关系:互连性是独创性的重要体现。互连线在整个布图设计中往往有“牵一发动全身”的关系,鉴定人可通过元件间的互连关系判断其相似性。

(5)元、器件间的逻辑关系比较:组合和连线,其结果体现在电路的逻辑关系上,这种关系可以通过输入/输出的信号状态来间接表示。在测试平台中用测试模式测定该芯片的技术性能,通过信号波形、时间周期等关系的对比,可以进一步判定双方的相似程度。

(6)具体的技术参数比较:集成电路的许多参数,如它能实现的功能、指标、元件数量、元件参数值、工作电流、休眠电流、工作电压、工作频率等等,经过测定,通过这方面的相似性可以推断电路模式及元、器件参数值的相似程度。

(5)(6)这两步,是利用芯片的专用测试平台上测试的。若两个芯片,都适用于同一专用测试平台,可称之为这两个芯片对这个平台具有“互用性”,这种情形下,这两者或者是同一种芯片,或者是具有实质相似性的芯片。

(7)指令集比较:如果集成电路可执行某类指令集,则指令集的相同与否,可以判定芯片的整体上逻辑结构是否相同。而整体逻辑结构则是芯片技术的核心部分,是其独创性的重要体现。

以上测试,可以全都进行,也可以进行其中一部分,以能够充分准确地说明相似性的程度为准。

5从司法鉴定角度

对集成电路企业的建议

集成电路企业属于高新技术企业,根据所属行业的特点,对知识产权的保护关系到一个集成电路企业的生死存亡,除了对其核心技术进行专利申请保护和对芯片进行集成电路布图设计保护登记之外,用不断完善的知识产权管理来维护其核心竞争力。加强对非公开技术秘密的保护,可通过将商业秘密在有资质的鉴定机构进行技术秘密备案,起到一定的保护效果。只有这样,一旦相关纠纷案件发生时才能够占领先机,维护企业自身的利益。

参考文献

[1] 王桂海,罗苏平. 集成电路知识产权保护及司法鉴定探讨[J]. 中国司法鉴定, 2007(1).

[2] 曹伟. 集成电路知识产权保护评析[J]. 现代法学. 2007(3).

[3] 郑胜利. 集成电路布图设计保护法比较研究[J]. 中外法学, 2002 (2) : 185 .

[4] 浅谈集成电路布图设计的知识产权保护制度,

[5] 曹波. 论知识产权侵权行为的判定. 山东审判. 2005 21(1).

篇（6）

2010年1月，钜泉公司在公证人员陪同下，前往雅创公司经营场所购买了RN8209G型号的集成电路芯片100片。3月，钜泉公司向上海市第一中级人民法院提讼。法院根据钜泉公司申请，作出证据保全裁定。扣押了锐能微公司RN8209G芯片2片，并复制含有集成电路布图设计的相关资料。

4月，锐能微公司向国家知识产权专利复审委员会提出相关撤销申请，专利复审委员经审查后未发现钜泉公司布图设计专有权存在不符合规定可以被撤销的缺陷，遂于6月终止撤销程序。在一审过程中，钜泉公司直指锐能微公司、雅创公司侵犯了其集成电路布图设计专有权，要求两被告立即停止侵权行为、销毁侵权产品及产品宣传资料、在相关媒体公开道歉、赔偿钜泉公司经济损失等共计1500万元。

争论焦点

锐能微公司在诉讼中向国家知识产权局专利复审委员会提出撤销钜泉公司涉案布图设计专有权的申请，以达到“釜底抽薪”效果，后国家知识产权局专利复审委员会因未发现可被撤销的缺陷而终止了撤销程序。

锐能微公司委托上海一家鉴定机构进行鉴定，鉴定结论是钜泉公司所主张的10个独创点不具有独创性，属于常规设计。但因系单方委托，法院未予采信。鉴于案件涉及专业知识，一审法院委托北京紫图知识产权司法鉴定中心（以下简称紫图鉴定中心）对关乎构成侵权与否的关键问题进行司法鉴定，即锐能微公司制造、销售的RN8209G和RN8209集成电路产品中的布图设计与钜泉公司 ATT7021AU集成电路布图设计是否相同或者实质性相似，以及如存在相同或者实质性相似则该部分的布图设计是否具有独创性。

经技术对比和判断，紫图鉴定中心出具的《鉴定意见书》最终认定，锐能微公司产品RN8209、RN8209G中的布图设计与钜泉公司主张的独创点5（数字地轨与模拟地轨衔接的布图）相同和独创点7（模拟数字转换电路的布图）中第二区段独立升压器电路的布图相同；上述两个点具有独创性，且不属于常规设计。

对此，钜泉公司基本认同，而锐能微公司则强烈质疑，认为上述两个独创点属于常规设计；即使具有独创性，该两部分布图设计亦仅占整个芯片布图设计的很小部分，不到1%，两家公司布图设计的相似度很低，既不相同，也不构成实质性相似，不应当判定为侵权。

篇（7）

从20世纪50年代第一个晶体管问世之后，集成电路制造工艺按照“摩尔定律”飞速发展，到2012年，中国的集成电路产品产量位居世界第一，占全球出货量的比重达到90.6%。随着集成度的提高，芯片内部晶体管数目越来越多，传统的手工设计和小规模的设计模式已经无法适应集成电路越来越高的复杂性。因此，大力发展集成电路产业，极力推动我国信息产业的发展，将会极大地促进我国的国民经济和人民的生活水平。然而，与飞速增长的集成电路相比，相关的集成电路设计能力却远远跟不上时代的脚步，电路的复杂性以每年58%的速度在增长，相应的设计能力每年的长幅只有21%。Datapath模块在电路中出现的频率越来越高，有资料显示，在现代微处理器中，Datapath模块的面积已经达到总面积的30%～60%，Datapath已经成为现代数字集成电路的非常重要的组成部分。因此，Datapath单元布局的问题也引起人们的极大重视。如果这一类电路能够被很好的布局布线，那么电路的集成度和性能将会有很大提高，同时时延、布局面积和拥挤度等都会有所改善。

1 国内外datapath布局的基本情况

传统的布局布线方法只是基于时延、布局面积和拥挤度等作为约束条件进行优化，数据通路本身的特殊性在布局布线当中并没有得到充分的考虑，因此，这种高性能规则化的数据通路电路在布局布线当中没有达到良好的效果。总结国内外现有的设计流程和算法，大致可以分为两种类型，一类是综合工具，一类是提取工具。

Terry Tao Ye提出的抽象物理模型算法属于综合工具：该算法对电路综合前的逻辑设计信息进行整理，对其中的功能块进行建模，对每一种运算单元建立相应的标准单元组，并抽象成具有不同I/O数量和类型的矩形，然后在布局前预处理网表，采用匹配的方法决定标准单元的归属，并把这些单元在布图区域里进行映射从而完成布局。A.Chowdhary提出的一个自动模板匹配法也属于综合工具，该算法同样是根据电路逻辑设计的结果自动生成一些模板，然后对网表中的单元进行匹配，不同的是，他建立的单元组是树状的。上述这两种方法拥有“综合工具”类方法的共同点，就是在提取规则性信息时要求回溯到综合阶段以前的硬件描述语言中，从中得到大多数信息。但是，在大多数实际情况中，布局算法的输入是纯粹的综合后的电路网表，并没有初始硬件描述，原有的规则性信息在综合后都丢失了，这类算法在这种情形下几乎不再适用。“提取工具”类算法恰好相反，它是在电路网表中通过一定的提取算法进行规则性信息的提取，而不需要电路综合前的硬件描述信息，因而特别适用于一般意的datapath单元布局。R.X.T. Nijssen提出了一种基于单元连接关系分析的提取算法，该算法通过分析单元连接度和数据流向等电路属性来判断单元之间的关系，并据此提取规则单元。国内清华大学的博士也提出了一种基于单元规则排列的datapath布局算法（DPP）能够保持bit slice结构，并且能够提高功率和减小布局面积，还可以结合到任何P&R工具当中，算法提出了一个新的不规则度（irregularity degree）模型来衡量单元之间连接关系的规则性，并根据这个模型提出了规则提取算法，由提取算法抽取的规则单元排列成矩阵，最后算法把规则矩阵转化为并行约束并通过二次布局算法实现了datapath单元布局。

2 datapath结构特点

Datapath是并行进行多位数操作的数字集成电路，其在逻辑上和物理结构上具有规则性，与随机逻辑单元（即控制逻辑单元）不同，它经常用于算术逻辑单元，每一个操作会和一个功能块相关，如图1所示。客户的要求不同，功能块就不同，一般有加法器、寄存器族、触发器、多路选择和多路控制器、译码器、解码器、比较器等。位之间的连接是由操作定义的，因此，电路中存在两种意义上的互连流，一种是数据流，一种是控制流。数据流一般是并行的多位数据。控制流可以是全局的控制信号，对每一位同时产生作用；也可以是局部的控制信号，控制相邻几位，如图2所示。

在标准单元模式的布局背景下，根据操作的数据位数，datapath的功能块被设计成相应个数的标准单元，每个单元负责一个数据位上的操作，相同功能块的单元形成列状排列的叫“列（word-line）”；一个列中的单元之间多通过控制线相连，不同功能块里对相同的位进行操作的单元可以排列成行叫“行（slice）”，相同行中的单元之间多通过数据线相连。这样，datapath电路在设计时就被看成是按行和列结构规则排列的单元矩阵，这个矩阵称为“规则矩阵”，矩阵中的单元称为“规则单元”，而datapath电路中规则单元成矩阵排列的这种特殊结构被称为bit-slice结构。图1为一个datapath电路的逻辑设计结构，图2为相应的成矩阵状排列的物理布局结构，这也是datapath电路最理想的布局结果。

如图3所示，正因为datapath电路的bit-slice结构具有高度的规则化和结构化，吸引了设计者们想要以规则化的布局方式达到高性能、布局面积小的目的。每一组功能相近的组件被称为datapath的一个stage，如图3，顶部的一组datapath组件也可以分为几个stage，电路的数据流向一般与stage顺序方向一致，但是stage内部也可以有自己的数据流向，如stage3，在位列之间也会有数据流，如stage2，一个stage到下一个stage之间，可以有一对多或多对一的输入输出关系。这种规则化的原理图一般可以整体转化为一个规则化的布局。在特殊情况下，数据流可能会很长，以至于无法形成一个简单规则的bit-slice结构，我们在布图当中就会解决这个问题。

3 datapath电路的布局要求

Datapath对布局的要求源于其自身的电学性能的要求。由于datapath电路一般由几百至几千个标准单元组成，规模较小，较一般芯片来说单元数量少，所以对线长的要求并不十分高。但由于datapath模块在整个芯片里承担主要的计算任务，因此对最大时延、串扰、信号时延平衡等性能指标的要求相对较高。其中时延是指信号到达一个单元的时间与要求时间的最大延迟，信号时延平衡则指同一信号到达同一功能块中不同位上的单元的时延差异，可以通过计算信号到达同一列上不同单元的延迟的最大、最小值的比值来大致衡量。对于最大时延的优化有已经很多文献研究，但对于信号时延平衡到目前并没有找到很好的数学模型，解决起来比较困难。但是，人们在长期的设计实践中发现：如果datapath单元的布局能够参考设计时给出的规则化的bit-slice结构，那么线网互联的延时将会得到改善，这是由于布局的过程从很大程度上借鉴了datapath电路本身的特点，datapath电路中比例最大的数据线（比如Bus线网）将最大程度的分布在行内，减少了线网在行与行之间的交叠；同时，由于行与行之间的相似性，类型相同的线网在长度和信号方向上都相差无几，这对减少信号偏差、降低串扰无疑十分有利，由此得到的布局结果往往能在最大时延和时延平衡性方面都获得良好的效果。另一方面，由于布局结果与datapath设计的拓扑结果十分一致，这将有利于设计者在综合阶段就能对datapath电路的时延等性能指标做出比较精确的估计，从设计的整体过程上提高电路的质量。也就是说：datapath电路特殊的结构和性能要求我们在布局过程中要使datapath电路能够很好的实现单元的规则化排列。

4 datapath电路布局的基本方法

Datapath电路的布局方法一般分为两个步骤，第一部是提取规则单元，第二布是规则单元布图规划。

4.1 规则单元的提取

实现单元规则化排列首先要掌握单元的规则性信息，即如何区分规则单元和自由单元，以及区分规则单元与在规则矩阵中相邻的其他单元之间的位置关系等。正常情况下，结构规则的逻辑单元一般都出现在datapath组件里，目前主要有两种提取规则单元的方法：一是覆盖，在所有可能要用的模块当中提取所有功能和结构相似的模块，然后选出最好的映射在电路当中。二是膨胀，发现相邻位块之间有相似的逻辑或结构的一部分逻辑门作为模板，再将周围电路与之前的模板进行比较，看是否具有相似的规则化，如果不规则度小于一定阈值的，则可以把模板扩大，继续膨胀找到相似结构，如果不规则度太大，则停止膨胀，得到最后相关的规则电路。

4.2 规则电路的布图规划

Datapath的布图规划就是要给datapath组件找到合适的相对位置，同时依据数据流的方向。其目的就是要实现在没有重叠布局的前提下，布图面积和互连线长达到最优化的结果。Datapath的布图规划最大的特点是线网的大多数是总线并且与数据流的方向一致。当数据流长度过大时，有两种方法解决，一种方法是把较长的为线分为几个部分然后把他们依次布局在电路中，以最大宽度和高度为约束，找到最优的分解办法和布图方式，如图4（a）；另一种方法是用般的模块封装的算法并且把数据流方向的约束加上，确保每一级的操作都是按顺序的，如图4（b）。

参考文献

[1]Terry Tao Ye and Giovanni De Micheli.Data Path Placement with Regularity[C].In Proceedings of ICCAD 2000.

[2]A. Chowdhary，S.Kale，P.Saripella，N. Sehgal and R.Gupta.A General APProach for Regularity Extraction in DatapathCircuits[C].International Conference on Computer-Aided Design，1998.

[3]R.X.T.Nijssen and C.A.J.vanEijk， “GreyHound：A methodology for utilizing datapath regularity in standard design flows”，Integration， the VLSI Journal 25，1998：111-135.

[4]杨长旗.超大规模集成电路混合模式布局算法研究和系统设计[D].清华大学博士论文，2004.

[5]L.Scheffer， L.Lavagno and G.Martin，eds.，EDA for IC Implementation， Circuit Design， and Process Technology[M]， CRC Press， Boca Raton，2006.

[6]Ulf J?lmbrant and MattiasWinsten.Structured Digital Design.CiteSeerx， Scientific Literature Digital Library and Search Engine[J].version 1.02，2007：1-4.

作者简介

篇（8）

基于CMOS工艺发展背景下，CMOS集成电路得到了广泛应用，即到目前为止，仍有95%集成电路融入了CMOS工艺技术，但基于64kb动态存储器的发展，集成电路微小化设计逐渐引起了人们关注。因而在此基础上，为了迎合集成电路时代的发展，应注重在当前集成电路设计过程中从微电路、芯片等角度入手，对集成电路进行改善与优化，且突出小型化设计优势。以下就是对集成电路设计与IP设计技术的详细阐述，望其能为当前集成电路设计领域的发展提供参考。

1当前集成电路设计方法

1.1全定制设计方法

集成电路，即通过光刻、扩散、氧化等作业方法，将半导体、电阻、电容、电感等元器件集中于一块小硅片，置入管壳内，应用于网络通信、计算机、电子技术等领域中。而在集成电路设计过程中，为了营造良好的电路设计空间，应注重强调对全定制设计方法的应用，即在集成电路实践设计环节开展过程中通过版图编辑工具，对半导体元器件图形、尺寸、连线、位置等各个设计环节进行把控，最终通过版图布局、布线等，达到元器件组合、优化目的。同时，在元器件电路参数优化过程中，为了满足小型化集成电路应用需求，应遵从“自由格式”版图设计原则，且以紧凑的设计方法，对每个元器件所连导线进行布局，就此将芯片尺寸控制到最小状态下。例如，随机逻辑网络在设计过程中，为了提高网络运行速度，即采取全定制集成电路设计方法，满足了网络平台运行需求。但由于全定制设计方法在实施过程中，设计周期较长，为此，应注重对其的合理化应用。

1.2半定制设计方法

半定制设计方法在应用过程中需借助原有的单元电路，同时注重在集成电路优化过程中，从单元库内选取适宜的电压或压焊块，以自动化方式对集成电路进行布局、布线，且获取掩膜版图。例如，专用集成电路ASIC在设计过程中为了减少成本投入量，即采用了半定制设计方法，同时注重在半定制设计方式应用过程中融入门阵列设计理念，即将若干个器件进行排序，且排列为门阵列形式，继而通过导线连接形式形成统一的电路单元，并保障各单元间的一致性。而在半定制集成电路设计过程中，亦可采取标准单元设计方式，即要求相关技术人员在集成电路设计过程中应运用版图编辑工具对集成电路进行操控，同时结合电路单元版图，连接、布局集成电路运作环境，达到布通率100%的集成电路设计状态。从以上的分析中即可看出，在小型化集成电路设计过程中，强调对半定制设计方法的应用，有助于缩短设计周期，为此，应提高对其的重视程度。

1.3基于IP的设计方法

基于0.35μmCMOS工艺的推动下，传统的集成电路设计方式已经无法满足计算机、网络通讯等领域集成电路应用需求，因而在此基础上，为了推动各领域产业的进一步发展，应注重融入IP设计方法，即在集成电路设计过程中将“设计复用与软硬件协同”作为导向，开发单一模块，并集成、复用IP，就此将集成电路工作量控制到原有1/10，而工作效益提升10倍。但基于IP视角下，在集成电路设计过程中，要求相关工作人员应注重通过专业IP公司、Foundry积累、EDA厂商等路径获取IP核，且基于IP核支撑资源获取的基础上，完善检索系统、开发库管理系统、IP核库等，最终对1700多个IP核资源进行系统化整理，并通过VSIA标准评估方式，对IP核集成电路运行环境的安全性、动态性进行质量检测、评估，规避集成电路故障问题的凸显，且达到最佳的集成电路设计状态。另外，在IP集成电路设计过程中，亦应注重增设HDL代码等检测功能，从而满足集成电路设计要求，达到最佳的设计状态，且更好的应用于计算机、网络通讯等领域中。

2集成电路设计中IP设计技术分析

基于IP的设计技术，主要分为软核、硬核、固核三种设计方式，同时在IP系统规划过程中，需完善32位处理器，同时融入微处理器、DSP等，继而应用于Internet、USB接口、微处理器核、UART等运作环境下。而IP设计技术在应用过程中对测试平台支撑条件提出了更高的要求，因而在IP设计环节开展过程中，应注重选用适宜的接口，寄存I/O，且以独立性IP模块设计方式，对芯片布局布线进行操控，简化集成电路整体设计过程。此外，在IP设计技术应用过程中，必须突出全面性特点，即从特性概述、框图、工作描述、版图信息、软模型/HDL模型等角度入手，推进IP文件化，最终实现对集成电路设计信息的全方位反馈。另外，就当前的现状来看，IP设计技术涵盖了ASIC测试、系统仿真、ASIC模拟、IP继承等设计环节，且制定了IP战略，因而有助于减少IP集成电路开发风险，为此，在当前集成电路设计工作开展过程中应融入IP设计技术，并建构AMBA总线等，打造良好的集成电路运行环境，强化整体电路集成度，达到最佳的电路布局、规划状态。

3结论

综上可知，集成电路被广泛应用于计算机等产业发展领域，推进了社会的进步。为此，为了降低集成电路设计风险，减少开发经费，缩短开发时间，要求相关技术人员在集成电路设计工作开展过程中应注重强调对基于IP的设计方法、半定制设计方法、全定制设计方法等的应用，同时注重引入IP设计技术理念，完善ASIC模拟、系统测试等集成电路设计功能，最终就此规避电路开发中故障问题的凸显，达到最佳的集成电路开发、设计状态。

参考文献

[1]肖春花.集成电路设计方法及IP重用设计技术研究[J].电子技术与软件工程,2014,12(06):190-191.

篇（9）

1 反向设计流程

反向设计流程见图1所示，主要就是把待分析芯片转换成电路图和版图的过程。

1.1 芯片解剖拍照

我们所看到的照片图形是氧化层刻蚀形成的轨迹。每个物理层看到的图形就是芯片通过解剖、染色、去层后得到逆向设计所需的图形信息，然后用光学显微镜摄取芯片图形信息再进行拼接对准。国内外有多家能够提供完整解剖和电路提取的反向设计服务的公司。图2所示就是某反向设计服务公司将芯片解剖拍照后的数据。

图 1 图 2

1.2 芯片网表提取

因为反向设计是一种自底向上的设计方法，所以芯片网表数据的提取质量显得尤其重要，初始数据的正确率直接影响电路整理、分析、物理验证。为了得到高准确率的网表，一般会安排两组工程师分别独立对网表数据进行提取。在两组工程师完成网表提取后分别进行电学规则检查以提高正确率，最后再进行网表对比验证（SVS）。图3为已经提取完成的部分芯片网表

1.3 芯片电路分析整理

将通过验证的网表通过EDIF、VERILOG、SPICE等格式导入EDA设计工具进行电路图的分析整理。图3左边为网表通过EDIF格式导入，我们得到的是一个平层的网表数据，电路整理是把平层的电路进行层次化整理，形成一个电路的层次化结构，以便理解设计者的思路与技巧。图3右边所示为经过整理的电路图。

图 3 图 4

1.4 芯片电路仿真

根据新的工艺调整电路器件参数，将已经层次化的电路图，通过仿真工具例如Hspice、Spectre、Hsim等EDA工具对电路模块功能进行仿真验证。

1.5 芯片版图绘制

根据新的工艺文件绘制通过功能仿真验证的电路版图，使用Dracula、Assura、Calibre（图5）等软件进行DRC、LVS、ERC验证。

图 5

1.6 系统后仿真

完成版图总体布局布线后，用EDA工具进行寄生参数提取把提取的网表进行仿真验证，并将结果与前仿真结果做对比。对影响电路性能的寄生参数进行电路或者版图的调整。最后优化版图及数据TAPEOUT。

2 总结

篇（10）

凌力尔特公司高级应用工程师/Doug Stuetzle

凌力尔特公司应用工程师/Sunny Hsiao

直接转换（或低中频）接收器设计已经出现很多年了。由于简单和成本低，因此这类接收器广泛用于蜂窝电话和无绳电话。直到最近，直接转换接收器集成电路才达到了基站的性能要求。下一代基站对低成本的无止境追求将人们的注意力引向了直接转换架构，这种架构可以灵活地满足多种射频 (RF) 标准的要求，并简化系统设计。用基带数字电路实现通道选择功能可带来很多好处，尤其是对采用多种标准的接收器来说更是这样。不过直接转换架构存在一个问题，这就是容易对接收器带内信号造成干扰。因此用于直接转换接收器的 I/Q 解调器必须能够满足苛刻、可能高达 80dB 的动态范围要求。本文专门讨论用于基站应用的直接转换接收器所特有的问题，并介绍一种新的射频直接转换集成电路，该集成电路在解决这些问题上取得了很大的进展。

凌力尔特公司的 LT5575 等新一代解调器可以利用直接转换接收器架构的优势。LT5575 集成了一个精确的 LO 正交分相器和两个高线性度下变频混频器。片上集成的宽带变压器在 RF 和 LO 端口提供容易使用的 50Ω 单端接口，同时在很宽的射频工作频率范围内仍然保持卓越的 RF 至 LO 隔离度和最低的 LO ～ RF 泄漏。单端 RF 信号加到片上 RF 变压器的主端，并在集成的 RF 信号分相器输入端转换成差分信号。该芯片直接通过下变频将 RF 信号转换成基带信号，同时分离同相（I）和正交相位（Q）信号分量。匹配的 I 和 Q 通道确保精确的增益和相位匹配。LT5575 在 0.8GHz 至 2.7GHz 的输入频率范围内工作。该芯片还在 I 和 Q 通道上集成了具有 490MHz 带宽的单极点、低通滤波器。LT5575 的典型 RF 性能概括如表 1。

LT5575 用于要求接收器具有高线性度的应用。这些应用包括无线基站（GSM、CDMA、WCDMA 等）、如 WiMAX 和宽带微波链路等无线基础设施以及 RFID 应用。LT5575 尤其适用于单载波微蜂窝和皮蜂窝基站，在这类应用中，直接转换架构带来的成本益处甚至更显著。直接转换接收器集成电路无需增加中频（IF）级，降低了对高频滤波器的要求，尤其是去除了中频频道选择滤波器。LT5575 在 1900MHz 时具有 +22.6dBm 的输入 3 阶截取（IIP3）和 +60dBm 的输入 2 阶截取（IIP2），这个直接转换接收器满足基站接收器严格的动态范围要求。

直接转换接收器引入不同的设计问题

可能用于 W-CDMA 基站应用的直接转换接收器的方框图如图 1 所示。在这个设计中，需要考虑一些与多级接收器设计不同的问题，可以概括如下：（1）DC 偏移；（2）易产生 2 阶失真；（3）对端口至端口耦合更加敏感；（4）I-Q 失配；（5）要求基带输出有恰当的高频终止。

DC 偏移

由于多个基站放大器的接着放大，I/Q 解调器（即没有 RF 信号时，有非零 DC 输出电压）的 I 或 Q 输出端的 DC 偏移电压可能成为 DC 耦合接收器设计的一个问题。如果 DC 偏移电压太大，那么就有可能限制基带放大器的信号摆幅，并减小基带 A-D 转换器的动态范围。DC 偏移可能由 I/Q 解调器本身的失配引起。LT5575 在 I 和 Q 输出端实现了

DC 偏移还可能由 LO-RF 耦合引起的 LO 信号自混频产生，或由 RF-LO 耦合引起的 RF 信号自混频产生。为保证 RF 和 LO 输入隔离，必须对印刷电路板布局给以特别关注（在本文稍后的 “集成电路布局需考虑的因素”一节，对此有更详细的讨论）。

二阶失真

就传统超外差式接收器而言，3 阶失真是主要问题，它产生形状为 cos {(2ωi - ωj)t } 的互调项，视干扰信号频率的不同，这些互调项可能落在带内。不过，对直接转换接收器来说，二阶失真也可能对性能产生重大影响。这是因为二阶失真产生形状为 cos (ωi - ωj)t 的基带项。这一基带项对超外差式接收器来说是带外的，但是就直接转换设计而言，可能落在带内。

在实际应用中，如果附近存在一个强大的干扰信号，那么二阶失真可能成为问题。由于通道选择在基带进行，而且通常是在 DSP 中进行，因此甚至那些不“在通道”上的干扰信号也可能自由通过 RF 和基带滤波器。这些干扰信号更有可能产生我们不想要的、直接叠加在我们想要的基带信号上的干扰项，在这样的频率点上，这些干扰信号是无法滤除的。这是二阶失真最棘手的地方，因为甚至只有一个干扰信号，也可能产生这样的干扰项。尤其是，由单音干扰信号引起的二阶失真将在混频器输出端引起 DC 偏移。如果这个干扰信号被调制，那么在基带输出端将出现一个由二阶非线性引起的已调信号。 因此，直接转换接收器系统的二阶截取点（IP2）是一个关键的性能参数。这个参数衡量的是二阶非线性，帮助量化接收器对单音和双音干扰信号的敏感性。LT5575 具有卓越的高 IIP2，在 1900MHz 时为 60dBm，在 900MHz 时为 54dBm，因此它最大限度地降低了二阶失真的影响。

端口至端口耦合

在超外差接收机中，精心选择 LO 和 IF 频率通常能够最大限度地减小因端口至端口耦合而在 IF 通带中引起的混频分量。但是直接转换接收器架构不提供这类保护机制，因为在这种接收器中， RF 和 LO 频率是相同的，像前面提到的那样，RF 和 LO 的混频干扰直接出现在基带 I/Q 输出端。LT5575 规定LO-RF泄漏为 -60dBm 或更好（直到 2100MHz），RF-LO 抑制为 57dBc 或更好，以基本消除这个问题。

图 1：用于 W-CDMA 应用的直接转换接收器例子

I-Q 失配

在理想情况下，无线电信号的 I 和 Q 通道负责传输正交（即：非干扰）通道信息。不过，I 通道和 Q 通道的增益或相位失配会导致通道间干扰，这样一来，恢复通道中传送的信息就更难了。现代数字通信系统规定最大的“误差矢量幅度（EVM）”，一般在百分之几的量级，这个参数与 I/Q 通道的增益和相位失配误差有关。因 I/Q 信号通路中的不等延时、LO 正交发生器中的错误以及端口至端口耦合所致的相位失配误差特别难以解决。频率越高，相位误差问题越严重。这就是为什么对直接转换接收器来说，I-Q 失配更是问题的原因，因为直接转换器工作在 RF 频率上。LT5575 的典型相位误差为 0.5o，典型增益误差为 0.04dB，就 QPSK 型调制格式而言，这意味着 EVM 大约为 1%。

基带 I/Q 输出的高频终止

直接转换架构的一个主要优势是，它消除了传统的镜频抑制问题。这是因为，在我们想要的基带频率上，不再有能产生混频器输出信号的镜像频率。不过，仍然存在一个我们不想要的干扰项，甚至一个完美的线性混频器也会产生这个干扰项。这个干扰信号出现在混频器的输出端，位于 RF和 LO 频率的和频上，远高于基带频率。我们以一个 1900MHz 的 RF 应用为例，其 LO 频率也是 1900MHz。伴随着我们想要的基带输出，还有一个 3800MHz 的信号，这就是 RF + LO 频率的和频信号。混频器之后的基带滤波器会完全抑制这个和频干扰项，这似乎是很显然的事。其实不一定。所有集成电路都用内部连线将集成电路芯片连接到封装的引线端子上。这些连线相当于小的电感器，在高频时往往会将芯片与所有外部滤波电路隔离开。如果没有采用片上滤波，那么和频信号以及高频失真干扰项就会以不可预测的方式出现在芯片电路中。最重要的是，任何未恰当终止的高频信号都会占用芯片的信号空间，引起芯片固有线性度下降。图 2 显示了 LT5575 的等效输出电路，在 IOUT+、IOUT-、QOUT+ 和 QOUT- 的输出端都有片上 5pF 电容器。这些片上电容器，如果需要可以用片外终止电容器增强，用来减轻镜频问题，并优化任何给定应用的线性度。

图 2：LT5575 I/Q 输出等效电路

有关上述设计问题以及其他一些问题的详细探讨，请查阅参考资料〔1〕。

集成电路布局需考虑的因素

由于前面提到的这些问题，实际实现接收器解决方案时要求以最佳方式放置直接转换解调器集成电路及其外部组件，以及仔细考虑印刷电路板（PCB）的 RF 布局。应该特别关注的是电源去耦、接地、信号通路布线和基带端口的高频终止。

凌力尔特公司的演示电路 DC1048A（图 3、4 和 5）说明了如何恰当使用 LT5575 直接转换 I/Q 解调器集成电路，因为 LT5575 可能会用在高性能接收器应用中。评估板有 4 层，由常用的 FR-4 PCB 材料构成，总厚度为 62 密耳。各层之间用厚度为 18 密耳的电介质材料分隔开。

为了确保稳定性和性能，所有 VCC 引脚都必须用旁路电容器与电源之间去耦，旁路电容器要尽可能靠近指定 VCC 引脚放置。就 LT5575 而言，VCC 引脚 6、7 和 8 用一个 1000pF 和一个 0.1uF 的电容器接地来去耦，而 VCC 引脚 12 有自己的 1000pF 去耦电容器。

图 3：评估电路原理图

图 4：评估板顶面

图 5：评估板底面

表1 ：

与所有高频电路一样，恰当接地对实现最佳性能是至关重要的。在 PCB 顶层和第二层上采用具有可靠和不间断接地平面的保守布局。大量使用镀敷的通孔通路连接所有 PCB 层上的接地平面，尤其沿接地平面的边缘更是这样。避免“浮动”铜填充，因为这种铜填充可能起到 RF 谐振器和天线的作用。集成电路背面的接地焊盘是芯片的接地返回通路，并具有散热作用，必须直接焊接到 PCB 接地平面上，以实现最佳性能。直接在接地焊盘下面增加几个镀敷通孔通路，会确保良好的电气接地并促进热传导。

正如本文前面提到的那样，RF和 LO 耦合可能导致“自混频”，产生我们不想要的信号和在基带输出端出现的 DC 偏移误差，这可能降低 IP2 性能。另外，泄漏到 LO 端口以及大的带内 RF 干扰信号可能改变相位和/或使 LO VCO 输出产生频率偏离，这会降低接收器的性能。此外，泄漏到基带输出中的LO 信号及其谐波可能降低基带 I/Q 信号的相位平衡度。为了避免这类信号耦合问题，所有 RF 、LO 和基带信号走线都应该布在由接地平面隔开的不同层中，只要现实可行，就要保证走线尽量短。RF 和 LO 输入如果由充分的接地平面和接地通路分隔开以减少耦合，就可以放在同一层上。不过，基带走线放置在单独的层上时，可能实现最佳性能。在 DC1048A 演示板上，RF 和 LO 输入走线布在 PCB 两端最上面的金属层上。4 个基带输出走线布在最下面的金属层上，这样两个内部接地层把它们隔离了这些 RF和 LO 输入。基带输出走线长度相等，以保持恰当的相位关系。

要保持卓越的线性度，还有一点也很重要，这就是在基带 I 和 Q 输出端恰当地滤除我们不想要的高频混频干扰项。最便利的方法是用并联电容器接地来终止每一个基带输出，电容器要放置在尽可能靠近集成电路基带输出引脚的地方。应该根据信号带宽选择电容器的值，以优化 IIP2 性能。

结语