大规模集成电路汇总十篇

序论：好文章的创作是一个不断探索和完善的过程，我们为您推荐十篇大规模集成电路范例，希望它们能助您一臂之力，提升您的阅读品质，带来更深刻的阅读感受。

篇（1）

中图分类号：TP311文献标识码：A文章编号：1009-3044(2012)01-0204-03

An Overview of the Reliability Evaluation of Very Large Scale Integrated Circuits

ZHU Xu-guang

(Department of Computer Science and Technology, Tongji University, Shanghai 201804, China)

Abstract: To meet the high performance requirements of SoC (System on Chips), the density and complexity of VLSI is increasing contin? ually, and these have negative impacts on circuit reliability. Hence, accurate reliability estimation of VLSI has become an important issue. This paper has introduced the problems and the existing reliability techniques of reliability estimation based on the early achievements. Fi? nally, this paper described the further work, the deficiency and difficulties of the current work combined with the author’s working.

Key words: VLSI; system level; register transfer level; logic level; transistor level; reliability evaluation

超大规模集成(very large-scale integrated, VLSI)电路及其相关技术是现代电子信息技术迅速发展的关键因素和核心技术，对国防建设、国民经济和科学技术的发展起着巨大的推动作用。人们对信息技术产品(主要指数字计算系统)的依赖程度越来越大，这直接牵涉到人们的生活质量，甚至关系到人类生命、财产的安全问题。因此，当前人们在应用这些产品的同时，必然会提出更高的要求，即除了传统意义上的要求和标准以外，还提出了更重要的评价体系---系统所提供服务的“可靠性”标准问题[1]。

目前，军事电子、航空航天、工业、交通、通讯，乃至普通人的个人生活都对VLSI电路和系统提出了越来越高的可靠性要求，而同时随着集成电路技术的发展，尤其是深亚微米、纳米工艺的应用、电路规模不断扩大，特征尺寸不断缩小，电路密度不断提高，给芯片的可靠性带来了严峻的挑战。因此，对VLSI电路的高可靠性研究变得越来越重要。可靠性技术研究一般包括可靠性设计与模拟、可靠性试验与评估、工艺过程质量控制、失效机理与模型研究，以及失效分析技术等五个主要的技术方向。

传统上对VLSI电路可靠性的研究主要是针对制造过程的，内容包括成品率计算模型、缺陷分布模型、软(硬)故障影响的可靠性模型、电路的串扰与延迟、电路可靠性与成品率的关系等。在集成电路制造过程中，由于各种工艺扰动会不可避免地在硅片上引入缺陷，从而引起集成电路结构的局部畸变。这些局部畸变可能改变电路的拓扑结构，导致集成电路成品率下降。因此，缺陷的几何模型、粒径分布是影响成品率的重要因素之一。另外，在深亚微米和纳米工艺下，软故障的干扰越来越严重，相关的研究包括软故障影响下导线可靠性模型、故障关键面积计算等。已有的研究表明可靠性和成品率存在正相关关系，其正相关性需要考虑线宽、线间距等版图的几何信息和与工艺相关的缺陷粒径分布等参数。面向制造过程的可靠性研究准确性好但存在较大的计算开销。

于是在制造出集成电路产品后，通过筛选和可靠性试验估计其可靠性，并采用加速寿命试验确定产品的平均寿命。如果发现可靠性不满足要求，就要从设计和工艺角度进行分析，并加以改进。长期以来，评价器件质量和可靠性的方法分为三类[2]：（1）批接收抽样检验，检验该批产品是否满足产品规范要求；（2）可靠性寿命试验，评价产品的可靠性水平；（3）从现场收集并积累使用寿命数据，评价相应产品的使用质量和可靠性。

近年来，VLSI电路集成度不断提高，同时可靠性水平也迅速提高，传统的评价方法暴露出了各种各样的问题，如批接收抽样检验方法因分辩能力有限而不能有效区分高水平产品质量之间的区别；可靠性寿命试验方法因要求的样本数太多而导致成本上升；基于现场数据收集的方法因存在“滞后性”而不能及时对产品质量进行评价等，这就促使人们开始研究新的评估技术。

当前对可靠性研究主要的数学模型有[3]：可靠性框图模型、故障树模型、马尔科夫模型、Petri网模型、状态空间分解模型及概率模型等。

虽然这些模型较好的解决了一系列的问题，但是在对VLSI电路进行分析时，由于没有涉及到电路的具体逻辑结构，也就是说只是粗略的分析了一下电路的可靠性，这是不够准确的，当然也是具有现实参考价值的。

在下一步工作中，作者将深入到电路的具体逻辑层和现实的环境当中，对其进行更加深入和具体的研究，以便给出更加准确和 更有价值的计算值。

1不同层面可靠性评估

对数字VLSI电路进行模型化或设计描述,按照抽象级别由高到低大致可以分为行为级、寄存器传输级、逻辑级、电路级、晶体管级。目前，可靠性评估方法的研究主要集中在电路逻辑级以上，通过故障注入或模拟的方法分析信号可靠性。

一般而言，电路可靠性分析基于抽象级别越高，时间开销越少，能用于大规模电路或者处理器系统的评估，但是由于远离物理实现，准确性低。反之，分析的抽象级别越低，必然考虑低层实现中的缺陷分布，环境因素等参数，越接近芯片制造的真实过程，所以更加准确，但是存在一个普遍问题是耗时大，无法用于复杂电路。

1.1行为级可靠性评估

在高层测试可以及早地发现设计错误，便于及时修改，减少设计成本，缩短研发时间。当前集成电路高层测试所面临的最大困难是：缺少能准确描述高层故障实际类型的故障模型，并且模型的评估方式也较单一。

目前，国内外学者对高层故障模型的研究已做了许多有益的工作，如：模仿软件测试的覆盖方法(包括状态覆盖、语句覆盖、分枝覆盖等)、基于电路结构提出的故障模型等。这些故障模型在处理某类电路时都表现出了一定的优势，但是并非对所有类型电路都有效。这也表明，当前高层故障模型依然不够成熟；高层故障模型与门级网表中的SA(固定型故障模型)故障之间的关系依然不清晰；模型的评估也有待于改进。现存的故障模型中，比较成功的有：传输故障模型[4]，变量固定型模型[5]。对模型的评估，常用的方法是覆盖率评估，一般分为两步，如图1所示：(1)依提出的故障模型作测试生成，得到测试向量；(2)将测试向量在门级网表作模拟，计算其对SA故障的覆盖率。另外还有一些是考虑电路的可观测性的测试生成与评估方法[6]。总之，这些评估方法，都是基于对SA故障覆盖率的计算。

图1两个高层故障模型评估

1.2逻辑级可靠性评估

正如上文所述，评估方法所对应的电路抽象级别越高，其准确性则越低。而同一抽象层次上不同类型的方法相比，解析方法最为省时。逻辑级的解析模型方法相对准确，且易于理解和操作。

由于逻辑电路对差错具有一定的屏蔽作用，作为瞬时故障的软差错并非一定会导致电路锁存错误内容或者输出错误结果，因此，建立概率模型来评估逻辑级电路可靠性是合理的。

逻辑级概率模型通过计算发生在电路逻辑门或线节点差错传播到原始输出的概率来衡量其失效率，考虑了电路的拓扑结构和传播路径信息，并与组成电路的各个门类型和连接方式有关，如图2所示，目前典型的方法包括：计算单个输出节点软差错率的TP方法[7]，通过计算差错传播率表征电路软差错率的EPP方法[8]，以及通过概率转移矩阵模型评测整个电路可靠度的PTM方法[9]。其中，TP方法和EPP方法只计算部分电路的失效率，而PTM可以度量整个电路的可靠性。但是，未经优化的TP、PTM算法的计算时空开销较大，只能适用于小规模电路。基于PTM方法具有良好的完备性，并且模型简单而准确，为解决其因时空复杂度大而不能直接用于大规模电路的问题，文献[2]对PTM方法进行了深入的研究，并提出了合理的改进方法。

1.3晶体管级可靠性评估

超深亚微米下的CMOS电路可靠性是由MOSFET的微观失效机制来决定的,对CMOS电路可靠性的评估和改善应该在失效模式分析和对基本物理失效机制正确理解的基础上进行。因此在对电路可靠性进行评估时，需要进行下面四方面的工作：

1)对MOSFET栅氧层退化机制进行建模。MOSFET中热载流子注入效应、负偏置温度不稳定性、栅氧可靠性的经时击穿效应这三种失效机制是影响到超大规模CMOS电路长期工作可靠性的最主要因素。它们都是由氧化层陷阱电荷作用或界面态积累作用而导致了栅氧层作用的退化而造成器件特性的退化。

2）对产生局部氧化层损伤的MOSFET器件行为进行建模。MOSFET中的HCI和NBTI效应都会对器件的主要I-V特性参数产和程度不同的影响。

3）在电路长时工作条件下，对器件栅氧层退化进行仿真。正常的电路中器件一般都是处在AC应力条件下，要对电路的可靠性进行准确的评价，必须先要能够对AC应力下MOSFET长时间工作后的器件性能进行评价。

4）评价处于失效应力作用下的整体电路的性能。

电路可靠性研究的一个重要部分集中在器件级设计[10]，其包括：对失效机制更好的理解和建模；圆片级测试结构的革新以改善可靠性控制；阻止器件退化的结构的研究。其中，器件退化对电路性能的影响受到了更多的关注。在设计阶段预测电路可靠性的方法有着非常大的价值。随着可靠性仿真技术的逐渐成熟，芯片的可靠性设计概念被提上了日程。对最终的电路可靠性评价在IC设计阶段完成，大大降低了芯片设计风险。图3为晶体管级电路的结构。

图3晶体管级电路结构图

从以上可知，可以从不同层面来对VLSI电路进行可靠性评估，不同层面的可靠性评估有其不同的优势与不足。较低层次的可靠性分析通常比较准确，但是其功耗和时间开销大，只能对中小型电路进行分析。高层次的可靠性分析由于远离物理实现，准确性低，但是可处理性好。根据作者的研究认为，兼顾准确性和可处理性是对可靠性研究的突破点，这就要将电路的不同层次间相互映射，以尽可能贴近电路的真实行为。从而在电路的设计阶段就能够比较准确地估计其可靠性，尽早调整改进，避免出现因结构设计上的不足而导致的芯片缺陷，从而提高芯片的可靠性和成品率，缩短芯片的设计和生产周期。

2结论

由IBM、Sony、Motorola等多家知名半导体公司最新研究进展表明，可靠性问题始终伴随着半导体器件与大规模集成电路的发展和应用，随着集成电路技术的发展，VLSI电路的可靠性问题变得越来越突出。加强对半导体器件与集成电路的可靠性分析、模拟、评估和改进已经成为超大规模集成电路发展中的重要课题。目前VLSI电路的可靠性研究得到广泛的关注，对越来越多的失效模式和机理进行了研究，并且从理论和实践上不断提出了改进方法，这些研究成果为可靠性增长提供了评价标准与依据。

参考文献:

[1]徐拾义.可信计算系统设计和分析[M].北京:清华大学出版社,2006.

[2]王真,江建慧.基于概率转移矩阵的串行电路可靠度计算方法[J].电子学报.2009,37(2):241-247.

[3]肖杰,梁家荣.具有失效结点和链路的E-2DMesh网络可靠性研究[J].计算机应用研究，2009,23(3):201-204.

[4] Yi Zhigang, Min Yinghua, Li Xiaowei, et al. A Novel RT-Level Behavioral Description Based ATPG Method [J]. Journal of Computer Sci? ence and Technology, 2003, 18(3): 308-317.

[5] Corno F, Prinettp P, Reorda M S. Testability Analysis and ATPG on Behavioral RT-level VHDL[C]. Proceeding of International Test Con? ference, Washington, 1997: 753-759.

[6] Fallah F, Devadas S, Keutzer K. OCCOM-efficient Computation of Observability-based Code Coverage Metrics for Functional Verifica? tion [J]. Computer-aided Design of Integrated Circuits and Systems, 2001, 20(8): 1003-1015.

[7] Kim J S, Nicopoulos C, Vijakrishnan N, et al. A probabilistic model for soft-error rate estimation in combinational logic[A]. In: Proc. of the 1st Int`l Workshop on Probabilistic Analysis Techniques for Real Time and Embedded Systems[C]. Italy, Elsevier Science, June 2004, pp. 25-31.

篇（2）

中图分类号：TP752 文献标识码：A 文章编号：1007-9416（2015）09-0000-00

随着半导体工业的发展和工艺的深入，VLSI（超大规模集成电路）设计正迅速地向着规模越来越大，工作频率越来越高方向发展。显而易见，规模的增大和频率的提高势必将产生更大芯片的功耗，这对芯片封装，冷却以及可靠性都将提出更高要求和挑战，增加更多的成本来维护这些由功耗所引起的问题。而在便携式设备领域，如智能手机、手提电脑等现在智能生活的必需品对芯片功耗的要求更为严格和迫切。

由于时钟树工作在高频状态，随着芯片规模增大，时钟树规模也迅速增大，通过集成clock gating电路降低时钟树功耗是目前时序数字电路系统设计时节省功耗最有效的处理方法。

Clock gating的集成可以在RTL设计阶段实现，也可以在综合阶段用工具进行自动插入。由于利用综合工具在RTL转换成门级网表时自动插入clock gating的方法简单高效，对RTL无需进行改动，是目前广为采用的clock gating 集成方法。

本文将详细介绍clock gating的基本原理以及适用的各种clock gating策略，在实际设计中，应根据设计的特点来选择合适的clock gating，从而实现面积和功耗的优化。

综合工具在对design自动插入clock gating是需要满足一定条件的：寄存器组（register bank）使用相同的clock信号以及相同的同步使能信号，这里所说的同步使能信号包括同步set/reset或者同步load enable等。图1即为没有应用clock gating技术的一组register bank门级电路，这组register bank有相同的CLK作为clock信号，EN作为同步使能信号，当EN为0时，register的输出通过选择器反馈给其输入端保持数据有效，只有当EN为1时，register才会输入新的DATA IN。可以看出，即使在EN为0时，register bank的数据处于保持状态，但由于clk一直存在，clk tree上的buffer以及register一直在耗电，同时选择电路也会产生功耗。

综合工具如果使用clock gating 技术，那么对应的RTL综合所得的门级网表电路将如图2所示。图中增加了由LATCH和AND所组成的clock gating cell，LATCH的LD输入端为register bank的使能信号，LG端（即为LATCH的时钟电平端）为CLK的反，LATCH的输出ENL和CLK信号相与（ENCLK）作为register bank的时钟信号。如果使能信号EN为高电平，当CLK为低时，LATCH将输出EN的高电平，并在CLK为高时，锁定高电平输出，得到ENCLK，显然ENCLK的toggle rate要低于CLK，register bank只在ENCLK的上升沿进行新的数据输出，在其他时候保持原先的DATA OUT。

从电路结构进行对比，对于一组register bank（n个register cell）而言只需增加一个clock gating cell，可以减少n个二路选择器，节省了面积和功耗。从时序分析而言，插入clock gating cell之后的register bank ENCLK的toggle rate明显减少，同时LATCH cell的引入抑制了EN信号对register bank的干扰，防止误触发。所以从面积/功耗/噪声干扰方面而言，clock gating技术都具有明显优势。

对于日益复杂的时序集成电路，可以根据design的结构特点，以前面所述的基本clock gating 技术为基础实现多种复杂有效的clock gating 技术，包括模块级别（module level）clock gating，增强型（enhanced）clock gating以及多级型和层次型clock gating技术。模块级别的clock gating技术是在design中搜寻具备clock gating条件的各个模块，当模块有同步控制使能信号和共同CLK时，将这些模块分别进行clock gating，而模块内部的register bank仍可以再进行独立的clock gating，也就是说模块级别clock gating技术是可以和基本的register bank clock gating同时使用。如果register bank只有2bit的register，常规基本的clock gating技术是不适用的，增强型和多级型clock gating都是通过提取各组register bank的共同使能信号，而每组register bank有各自的使能信号来实现降低toggle rate。而层次型clock gating技术是在不同模块间搜寻具备可以clock gating的register ，也即提取不同模块之间的共同使能信号和相关的CLK。

图1没有clock gating的register bank实现电路 图2 基于latch的clock gating 电路

综上所述，clock gating技术在超大规模集成电路的运用可以明显改善寄存器时钟的toggle rate 和减少芯片面积，从而实现芯片功耗和成本的降低。实际设计过程中，需要根据芯片电路的结构特点来选择，针对不同的电路结果选择合适的clock gating技术会实现不同效果。

参考文献

[1]L.Benini. P.Siegel， G.De Micheli “Automated synthesis of gated clocks for power reduction in Sequential circuits”， IEEE design and Test， winter 1994 pp.32-41.

篇（3）

本书共有17 章，分成5个部分：第1部分 基础，含第1-2章：1.绪论；2.统计分析基础。第2部分 统计全芯片功率分析，含第3-7章：3.传统的统计漏功率分析方法；4.使用谱随机方法的随机漏功率分析；5.利用基于虚网格建模的线性统计漏泄分析；6.统计动态功率估算技术；7.统计总功率估算技术。第3部分 变化单片功率发送网络分析，含第8-10章：8.考虑到对数-正态漏电流变化的统计功率网格分析；9.利用随机广义克雷洛夫子空间方法的统计功率网格分析；10.利用变化子空间方法的统计功率网格分析。第4部分 统计互连建模与析取，含第11-13章：11.统计电容建模与析取；12.变化电容的增量析取；13.统计电感建模与析取。第5部分 统计模拟及输出分析和优化技术，含第14-17章：14.变化线性化模拟电路的性能限制分析；15.随机模拟失配分析；16.统计输出分析及优化；17.用于输出优化的电压分级技术。

本书可供微电子学专业的研究人员、研究生、工程师阅读借鉴。

胡光华，高级软件工程师

篇（4）

(一)教材的特点

《电子信息专业英语》是一本专业英语教材，与基础英语相比，它的专业针对性更强。课文中专业术语使用的比较多，其中所使用的句子也多具有科技英语文章中旬子的特点――句子长而且结构复杂。因此，与基础英语的听说读写四项技能并重相比，本专业英语更侧重于学生将英语与自己所学的专业相结合的阅读能力的培养。本课的内容是对集成电路的概述，而集成电路学生在专业课上已经进行了专业的学习，对课文所要讲的内容已经不再陌生，这就为本课能够在本专业的学生中顺利展开奠定了基础。

(二)教学目标

根据教材的特点并结合前几课所学的内容，我把本课的教学目标确立如下，

知识目标：

①能准确识记以下单词、词组及缩写：integrated circuit(集成电路)，diode(二极管)，cutaway view(刮面图)，circuit chip(电路芯片)，IC(集成电路)，SSI(小规模集成电路)，MSI(中规模集成电路)，LSI(大规模集成电路)，VLSI(超大规模集成电路)

②能认读文中出现的其它专业用语的英文形式。

技能目标：

①能根据文中的描述结合本专业知识，准确理解并译出图7-1中标注的几个部件的名称。

②结合课后所列生词，能理解并译出课文大意。

③用已学的英标结合学过的单词，能准确拼读新单词。

(三)情感目标

①让学生通过学习体会到专业英语并非想象中的那么难学。

②让学生感受到英语作为一种语言工具，它可以将人们的视野和思维带入另一片天地，从而激发学习英语的积极性。

(四)教学重难点

重点：准确拼读并识记课文后所列的单词和课文中出现的缩写词。

难点：理解并翻译课文内容。

二、教学策略

古语说“难者不会，会者不难”。作为英语教师我所做的工作就是将学生教会，让原本学生感觉很难的课本知识通过学生自己的学习体会到其实没有那么难，从而激发学生的学习成就感和喜悦感。本课将以课文为载体，以学生为学习活动的主体，以旧带新，不断滚动知识点，用听、说、读、译的方法来不断重复，但因为每次重复时任务不同，学生在重复的过程中，对知识点会越来越熟悉，而且每次重复都会有不同的收获。

三、教学程序

我将从热身、导入、呈现、操练、巩固、总结、作业设计7个部分来阐述我的教学设计。

Stepl Warmingup：Words

写出5个前几课中学习过而本课又出现了，但是学生很可能会忘记的单词和词组：circuit component(电路元件)， single cell(单个电池)，diode(二极管)， resistor(电阻)，capacitor(电容)。要求学生一起认读，并根据回忆或前面课文的帮助口头说出其汉语意思，教师把中文标注在黑板上。然后学生再次认读。这个过程既帮助学生复习了已学词汇，又扫除了即将学习的课文中部分单词障碍。

step2 Leading in：Words string

以刚出现的单词circuit(电路)展开，引导学生回忆专业课上所学过的电路，结合前几课中学过的相关词汇，总结如下：closed circuit(闭合电路)，electric circuit(电子电路)， real-life circuit(真实电路)，all branches of the circuit(各支路)，parallel circuit(并联电路)，series circuit(串联电路)。从而引出今天的课题Integrated Circuit(课成电路)。

Step3 Presentation and practice

(一)学习生词

学生用已学的英标知识尝试自己拼读。

(1)教师逐个检查并示范。对学生读错或不会读的重点多次示范，并要求学生跟读。

(2)教师示范，学生跟读。这是要求学生对单词的正确读音进行巩固。

(3)学生再次自读单词，要求只看单词不看英标。学生自测。

(4)学生初读课文用红笔把刚刚读过的单词在课文中找到并做下划线。

(5)教师再次逐个示范单个单词的读音，并对重点单词做相关的拓展和延伸。如：

integrated a――integral a，完整的

――integration n，集成，整合

IC

mondithic a.单片的，单块的其中的mono作为前缀意思为“一的，单一的”

bipolar a.双极性的其中的bi作为前缀意思为“二，双，两”

由此引导学生思考有没有表示“三”的前缀，(triangle中的tri意思即为三，angle意为角，角度)。

(6)让学生不看英标和汉语释义再次读出单词，并自测其汉语意思的识记。

(二)学习课文

(1)学生利用前面复习过的和刚学习的单词再读课文，找出其不懂的单词和句子。

(2)教师带领全体学生一起找出学生不认识的其它生词，让学生在书上标示出汉语，并逐句引导学生把每句话的意思窜起来。课文第一段的第一和第二句话及文中出现的单词、词组及缩写：integratedcircuit(集成电路)，diode(二极管)，cutaway view(剖面图)，circuit chip(电路芯片)，IC(集成电路)，SSI(小规模集成电路)，MSI(中规模集成电路)，LSI(大规模集成电路)，VLSI(超大规模集成电路)作重点讲解：

第一句：A monolithic integrated circuit(IC)is an electronic circuitthat is constructed entirely 0n a single small chip ofsilicon，

这句话中的定语从句that is constructed entirely on a single small chipofsilicon起修饰限定作用，用来修饰that前面的electric circuit，

第二句：All the components that make up the circuit--transistors，diodes,resistors，and capacitors-are an integral part ofthat single chip，

句中thatmakeupthe circuit是定语从句，修饰components；破折号起解释说明作用。

(3)教师领读，学生跟读课文。这个环节的作用一是巩固所学的单词的读音，同时学生可自测单词的意思有没有记住；二是教会 学生朗读时正确进行断句。这个过程重复两遍。

(4)学生自读课文，巩固单词的读音并正确进行断句。

(5)教师引导学生看图7-1，并要求学生用所学的专业用语翻译出图中所示的各部件的名称和图下的说明。这一步骤的作用是让学生更加形象地将英语与专业结合，并逐渐熟悉用英语来对部件进行说明。

Step4 Consolidation

(1)学生四人一小组每人读一个句子，读完以后互相翻译对方所读的内容，然后教师从每个小组中随机抽查一人来朗读并翻译课文的句子。这一步骤的作用是让学生经过充分的准备和练习后，展示自己对本课的总体掌握程度。因为学生是从每个单词开始熟悉句子，最后能够顺利畅读课文并明白每句话的意思，所以当学生在展示自己时会油然而生出学习的成就感和喜悦感。这也是我每节课都希望学生能够收获的一种心情。

(2)学生口头翻译以下单词、词组及缩写：integrated circuit，diode，cutawayview，circuit chip，IC，SSI，M S I，LSI，V L S I。再次强化本课要求学生要掌握的重点。

Step5 Summarization

引导学生总结课文大意，让学生在细读课文的基础上学会粗读。

Step6 Homework

为了进一步巩固并强化本节课的重点，我将作业设计如下：写出并朗读下列汉语的英文形式

集成电路晶体管二极管单芯片剖面图电路芯片小规模集成电路中规模集成电路大规模集成电路超大规模集成电路

四、板书设计

根据教学过程的需要，我将板书设计如下：

circuit component(电路元件)　integrated circuit(IC)

single cell(单个电池)　cutaway view

diode(二极管)　circuit chip

resistor(电阻)　SSI

capacitor(电容)　MSI

LSI

篇（5）

中图分类号：TN407 文献标识码：A 文章编号：1007-9416（2013）08-0208-01

1 集成电路的特点及分类

集成电路时在一块极小的硅单晶片上，利用半导体工艺制作上许多晶体二极管、三极管、电阻、电容等元件，并连接成能完成特定电子技术功能的电子线路。从外观上看，它已成为一个不可分割的完整的电子器件。

集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用，同时在军事、通讯、遥控等方面也得到广泛的应用。用集成电路来装配电子设备，其装配密度比晶体管可提高几十倍至几千倍，设备的稳定工作时间也可大大提高。

集成电路按其功能、结构的不同，可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大类。

集成电路按集成度高低的不同可分为小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。

2 集成电路的检测

集成电路常用的检测方法有在线测量法和非在线测量法（裸式测量法）。

在线测量法是通过万用表检测集成电路在路（在电路中）直流电阻，对地交、直流电压及工作电流是否正常，以判断该集成电路是否损坏。这种方法是检测集成电路最常用和实用的方法。

非在线测量法是在集成电路未接人电路时，用万用表测量接地引脚与集成电路各引脚之间对应的正、反向直流电阻值，然后将测量数值与已知的同型号正常集成电路各引脚的直流电阻值相比较，来确定它是否正常。非在线测量法测量一般把红表笔接地、黑表笔测量定义为正向电阻测量；把黑表笔接地、红表笔测量定义为反向电阻测量，选用的是指针式万用表，这也是行业中的俗定。下面介绍几种常用的检测方法。

2.1 直流电阻检测法

直流电阻检测法适用于非在线集成电路的测试。直流电阻检测法是一种用万用表直接测量元件和集成电路各引脚之间的正、反向直流电阻值，并将测量数据与正常数据相比较，来判断是否有故障的一种方法。

直流电阻测试法实际上是一个元器件的质量比较法。首先用万用表的欧姆档测试质量完好的单个集成电路各引脚对其接地端的阻值并做好记录，然后测试待测单个集成电路各引脚对其接地端的阻值，将测试结果进行比较，来判断被测集成电路的好坏。

当集成电路工作失效后，各引脚电阻值会发生变化，如阻值变大或者变小等。“鼎足检测法”要查出这些变化，根据这些变化判断故障部位，具体方法如下。

（1）通过查找相关资料，找出集成电路各引脚对地电阻值。

（2）将万用表置于相应的欧姆档，测量待测集成电路每个引脚与接地引脚之间的阻值，并与标准阻值进行比较。当所测对地电阻值与标准阻值基本相符时表示被测集成电路正常；如果出现某引脚或全部引脚对地电阻值与标准阻值相差太大时，即可认为被测集成电路已经损坏。

在路测量时，测量直流电阻之前要先断开电源，以免测试时损坏万用表。

2.2 总电流测量法

该法是通过检测集成电路电源进线的总电流，来判断集成电路好坏的一种方法。由于被测集成电路内部绝大多数为直接耦合，所以当被测集成电路出现损坏时（如某一个PN结击穿或开路），会引起后级饱和与截止，使总电流发生变化。所以通过测量总电流的方法可以判断集成电路的好坏。也可测量电源通路中电阻的电压降，用欧姆定律计算出总电流。

2.3 对地交、直流电压测量法

这是一种在通电情况下，用万用表直流电压挡对直流供电电压、元件的工作电压进行测量，检测集成电路各引脚对地直流电压值，并与正常值相比较，进而压缩故障范围，找出损坏元件的测量方法。

对于输出交流信号的输出端，此时不能用直流电压法来判断，要用交流电压法来判断。检测交流电压时要把万用表置于“交流档”，然后检测该脚对电路“地”的交流电压。如果电压异常，则可断开引脚连线，测量接线端电压，以判断电压变化是由元件引起的，还是由集成电路引起的。

篇（6）

中图分类号： TN4 文献标识码： A

随着科技的迅猛发展，信息技术，电子技术，自动化技术及计算机技术日渐融合，成为当今社会科技领域的重要支柱技术，任何领域的研发工作都与这些技术紧密联系，而他们的相互交叉，相互渗透，也越来越密切。

微电子技术是现代电子信息技术的直接基础，它的发展有力推动了通信技术，计算机技术和网络技术的迅速发展，成为衡量一个国家科技进步的重要标志。美国贝尔研究所的三位科学家因研制成功第一个结晶体三极管，获得1956年诺贝尔物理学奖。晶体管成为集成电路技术发展的基础，现代微电子技术就是建立在以集成电路为核心的各种半导体器件基础上的高新电子技术。集成电路的生产始于1959年，其特点是体积小、重量轻、可靠性高、工作速度快。衡量微电子技术进步的标志要在三个方面：一是缩小芯片中器件结构的尺寸，即缩小加工线条的宽度；二是增加芯片中所包含的元器件的数量，即扩大集成规模；三是开拓有针对性的设计应用。

大规模集成电路指每一单晶硅片上可以集成制作一千个以上的元器件。集成度在一万至十万以上元器件的为超大规模集成电路。国际上80年代大规模和超大规模集成电路光刻标准线条宽度为0．7一0．8微米，集成度为108 。90年代的标准线条宽度为0．3一0．5微米，集成度为109。集成电路有专用电路(如钟表、照相机、洗衣机等电路)和通用电路。通用电路中最典型的是存贮器和处理器，应用极为广泛。计算机的换代就取决于这两项集成电路的集成规模。

存贮器是具有信息存贮能力的器件。随着集成电路的发展，半导体存贮器已大范围地取代过去使用的磁性存贮器，成为计算机进行数字运算和信息处理过程中的信息存贮器件。存贮器的大小(或称容量)常以字节为单位，字节则以大写字母B表示，存贮器芯片的集成度已以百万位(MB)为单位。目前，实验室已做出8MB的动态存贮器芯片。一个汉字占用2个字节，也就是说，400万汉字可以放入指甲大小的一块硅片上。动态存贮器的集成度以每3年翻两番的速度发展。

中央处理器(CPU)是集成电路技术的另一重要方面，其主要功能是执行“指令”进行运算或数据处理。现代计算机的CPU通常由数十万到数百万晶体管组成。70年代，随着微电子技术的发展，促使一个完整的CPU可以制作在一块指甲大小的硅片上。度量CPU性能最重要的指标是“速度”，即看它每秒钟能执行多少条指令。60年代初，最快的CPU每秒能执行100万条指令（常缩写成MIPS)。1991年，高档微处理器的速度已达5000万一8000万次。现在继续提高CPU速度的精简指令系统技术(即将复杂指令精减、减少)以及并行运算技术(同时并行地执行若干指令)正在发展中。在这个领域，美国硅谷的英特尔公司一直处于领先地位。此外，光学与电子学的结合，成为光电子技术，被称为尖端中的尖端，为微电子技术的进一步发展找到了新的出路。美国《时代》杂志预测：“21世纪将成为光电子时代。”其主要领有激光技术、红外技术、光纤通信技术等。

篇（7）

从各国的历史经验看，在后进国家赶超先进国家、实现工业化的过程中，一些国家运用政府的力量加快资本的原始积累，促进市场体制的形成，同时保护自己的幼稚工业，保证潜在比较优势的发挥，的确显示了很大的能量。在二战后的亚洲，这种“市场经济+强有力的政府干预”的模式（韩国称之为“政府主导型的市场经济”）被有些经济学家叫做“亚太模式”。国际经济界普遍认为，采取这种模式是战后亚太地区一系列国家和地区高速成长的关键因素，对中国也有很大的吸引力。日本政府通商产业省（MITI）在战后的机械工业振兴运动、电子工业振兴运动、大规模集成电路攻关等过程中起了重要的促进作用。被看成“亚太模式”的范例。但是“成也萧何，败也萧何”，这也使日本产业界后来在数字技术的发展上吃了大败仗。我们不妨将这两个突出的事例加以对比：

篇（8）

1微电子技术的发展背景

美国工程技术界在评出20世纪世界最伟大的20项工程技术成就中第5项——电子技术时指出：“从真空管到半导体，集成电路已成为当代各行各业智能工作的基石”。微电子技术发展已进入系统集成(SOC—SystemOnChip)的时代。集成电路作为最能体现知识经济特征的典型产品之一，已可将各种物理的、化学的和生物的敏感器(执行信息获取功能)和执行器与信息处理系统集成在一起，从而完成从信息获取、处理、存储、传输到执行的系统功能。这是一个更广义的系统集成芯片，可以认为这是微电子技术又一次革命性变革。因而势必大大地提高人们处理信息和应用信息的能力，大大地提高社会信息化的程度。集成电路产业的产值以年增长率≥15%的速度增长，集成度以年增长率46%的速率持续发展，世界上还没有一个产业能以这样的速度持续地发展。2001年以集成电路为基础的电子信息产业已成为世界第一大产业。微电子技术、集成电路无处不在地改变着社会的生产方式和人们的生活方式。我国信息产业部门准备充分利用经济高速发展和巨大市场的优势，精心规划，重点扶持，力争通过10年或略长一段时间的努力，使我国成为世界上的微电子强国。为此，未来十年是我国微电子技术发展的关键时期。在2010年我国微电子行业要实现下列四个目标：

(1)微电子产业要成为国民经济发展新的重要增长点和实现关键技术的跨越。形成2950亿元的产值，占GDP的1.6%、世界市场的4%，国内市场的自给率达到30%，并且能够拉动2万多亿元电子工业产值。从而形成了500~600亿元的纯利收入。

(2)国防和国家安全急需的关键集成电路芯片能自行设计和制造。

(3)建立起能够良性循环的集成电路产业发展、科学研究和人才培养体系。

(4)微电子科学研究和产业的标志性成果达到当时的国际先进水平。

在这一背景下，随着国内外资本在微电子产业的大量投入和社会对微电子产品需求的急骤增加，社会急切地需要大量的微电子专门人才，仅上海市在21世纪的第一个十年，就需要微电子专门人才25万人左右，而目前尚不足2万人。也正是在这一背景下，1999年以来，全国高校中新开办的微电子学专业就有数十个。2002年8月教育部全国电子科学与技术专业教学指导委员会在贵阳工作会议上公布的统计数据表明，相当多的高校电子科学与技术专业都下设了微电子学方向。微电子技术人才的培养已成为各高校电子信息人才培养的重点。

2微电子学专业实验室建设的紧迫性

我国高校微电子学专业大部分由半导体器件或半导体器件物理专业转来，这些专业的设立可追溯到20世纪50年代后期。办学历史虽长，但由于多年来财力投入严重不足，而微电子技术发展迅速，国内大陆地区除极个别学校外，其实验教学条件很难满足要求。高校微电子专业实验室普遍落后的状况，已成为制约培养合格微电子专业人才的瓶颈。

四川大学微电子学专业的发展同国内其它院校一样走过了一条曲折的道路。1958年设立半导体物理方向(专门组)，在其后的40年中，专业名称几经变迁，于1998年调整为微电子学。由于社会需求强劲，1999年微电子学专业扩大招生数达90多人，是以往招生人数的2倍。当时，我校微电子学专业的办学条件与微电子学学科发展的要求形成了强烈反差：实验室设施陈旧、容量小，教学大纲中必需的集成电路设计课程和相应实验几乎是空白；按照新的教学计划，实施新课程和实验的时间紧迫，基本设施严重不足；教师结构不合理，专业课程师资缺乏。

在关系到微电子学专业能否继续生存的关键时期，学校组织专家经过反复调研、论证，及时在全校启动了“523实验室建设工程”。该工程计划在3~5年时间内，筹集2~3亿资金，集中力量创建5个适应多学科培养创新人才的综合实验基地；重点建设20个左右基础(含专业及技术基础)实验中心(室)；调整组合、合理配置、重点改造建设30个左右具有特色的专业实验室。“523实验室建设工程”的启动，是四川大学面向21世纪实验教学改革和实验室建设方面的一个重要跨越。学校将微电子学专业实验室的建设列入了“523实验室建设工程”首批重点支持项目，2000年12月开始分期拨款275万元，开始了微电子学专业实验室的建设。怎样将有限的资金用好，建设一个既符合微电子学专业发展方向，又满足本科专业培养目标要求的微电子学专业实验室成为我们学科建设的重点。

3实验室建设项目的实施

3.1整体规划和目标的确立

微电子技术的发展要求我们的实验室建设规划、实验教改方案、人才培养目标必须与其行业发展规划一致，既要脚踏实地，实事求是，又必须要有前瞻性。尤其要注意国际化人才的培养。微电子的人才培养若不能实现国际化，就不能说我们的人才培养是成功的。

基于这样的考虑，在调查研究的基础上，我们将实验室建设整体规划和目标确定为：建立国内一流的由微电子器件平面工艺与器件参数测试综合实验及超大规模集成电路芯片设计综合实验两个实验系列构成的微电子学专业实验体系，既满足微电子学专业教学大纲要求，又适应当今国际微电子技术及其教学发展需求的多功能的、开放性的微电子教学实验基地。我们的目标是：

(1)建立有特色的教学体系——微电子工艺与设计并举，强化理论基础、强化综合素质、强化能力培养。

(2)保证宽口径的同时，培养专业技能。

(3)建立开放型实验室，适应跨学科人才的培养。

(4)在全国微电子学专业的教学中具有一定的先进性。

实践中我们认识到，要实现以上目标、完成实验室建设，必须以教学体系改革、教材建设为主线开展工作。

3.2重组实验教学课程体系，培养学生的创新能力和现代工业意识

实验课程体系建设的总体思路是培养创造性人才。实验的设置要让学生成为实验的主角和与专业基础理论学习相联系的主动者，能激发学生的创造性，有专业知识纵向和横向自主扩展和创新的余地。因此该实验体系将是开放式的、有层次的和与基础课及专业基础课密切配合的。实验教学的主要内容包括必修、选修和自拟项目。我们反复认真研究了教育部制定的本科微电子学专业培养大纲及国际上对微电子学教学提出的最新基本要求。根据专业的特点，充分考虑目前国内大力发展集成电路生产线(新建线十条左右)和已成立近百家集成电路设计公司对人才的强烈需求，为新的微电子专业教学制定出由以下两个实验系列构成的微电子学专业实验体系。

(1)微电子器件平面工艺与器件参数测试综合实验。

这是微电子学教学的重要基础内容，也是我校微电子学教学中具有特色的实验课程。这一实验系列将使学生了解和初步掌握微电子器件的主要基本工艺，工艺参数的控制方法和工艺质量控制的主要检测及分析方法，深刻地了解成品率在微电子产品生产中的重要性。同时，半导体材料特性参数的测试分析系列实验是配合“半导体物理”和“半导体材料”课程而设置的基本实验，通过整合，实时地与器件工艺实验配合，虽增加了实验教学难度，却使学生身临其境直观地掌握了工艺对参数的影响、参数反馈对工艺的调整控制、了解半导体重要参数的测试方法并加深对其相关物理内涵的深刻理解。这样的综合实验，对于学生深刻树立产品成品率，可靠性和生产成本这一现代工业的重要意识是必不可少的。

(2)超大规模集成电路芯片设计综合实验。

这是微电子学教学的重点基础之一。教学目的是掌握超大规模集成电路系统设计的基本原理和规则，初步掌握先进的超大规模集成电路设计工具。该系列的必修基础实验共80学时，与之配套的讲授课程为“超大规模集成电路设计基础”。除此而外，超大规模集成电路测试分析和系统开发实验不仅是与“超大规模集成电路原理”和“电路系统”课程套配，使学生更深刻的理解和掌握集成电路的特性；同时也是与前一系列实验配合使学生具备自拟项目和独立创新的理论及实验基础。

3.3优化设施配置，争取项目最佳成效

由于项目实施的时间紧迫、资金有限。我们非常谨慎地对待每一项实施步骤。力图实现设施的优化配置，使项目产生最佳效益。最终较好地完成了集成电路设计实验体系和器件平面工艺实验体系的实施。具体内容包括：

(1)集成电路设计实验体系。集成电路设计实验室机房的建立——购买CADENCE系统软件(IC设计软件)、ZENILE集成电路设计软件；集成电路设计实验课程体系由EDA课程及实验、FPGA课程及实验、PSPICE电路模拟及实验、VHDL课程及实验、ASIC课程及实验、IC设计课程及实验等组成。

(2)器件平面工艺实验体系和相关参数测试分析实验。结合原有设备新购并完善平面工艺实验系统，包括：硼扩、磷扩、氧化、清洗、光刻、金属化等；与平面工艺同步的平面工艺参数测试，包括：方块电阻、C-V测试(高频和准静态)、I-V测试、Hall测试、膜厚测试(ELLIPSOMETRY)及其它器件参数测试(实时监控了解器件参数，反馈控制工艺参数)；器件、半导体材料物理测试设备，如载流子浓度、电阻率、少子寿命等。

(3)与实验室硬件建设配套的软件建设和环境建设。实验室环境建设、实验室岗位设置、实验课程的系统开设、向相关学院及专业提出已建实验室开放计划、制定各项管理制度。

在实验室的阶段建设中，我们分步实施、边建边用、急用优先，在建设期内就使实验室发挥出了良好的使用效益。

3.4强化管理，实行教师负责制

新的实验室必须要有全新的管理模式。新建实验室和实验课程的管理将根据专业教研室的特点，采取教研室主任和实验室主任统一协调下的教师责任制。在两大实验板块的基础上，根据实验内容的布局进一步分为4类(工艺及测试，物理测试，设计和集成电路参数测试，系统开发)进行管理。原则上，实验设施的管理及实验科目的开放由相应专业理论课的教师负责，在项目的建立阶段，将按前述的分工实施责任制，其责任的内容包括：组织设备的安装调试，设备使用规范细则的制定，实验指导书的编写等。根据专业建设的规划，在微电子实验室建设告一段落后，主管责任教师将逐步由较年青的教师接任。主管责任教师的责任包括：设备的维护和保养，使用规范和记录执行情况的监督，组织对必修和选修科目实验指导书的更新，组织实验室开放及辅导教师的安排，完善实验室开放的实施细则等。

实验课将是开放式的。结合基础实验室的开放经验和微电子专业实验的特点，要求学生在完成实验计划和熟悉了设备使用规范细则的条件下，对其全面开放。对非微电子专业学生的开放，采取提前申请，统一完成必要的基础培训后再安排实验的方式。同时将针对一些专业的特点编写与之相适应的实验教材。

4取得初步成果

微电子学专业实验室通过近3年来的建设运行，实现或超过了预期建设目标，成效显著，于2002年成功申报为&quot；四川省重点建设实验室&quot；。现将取得的初步成果介绍如下：

(1)在微电子实验室建设的促进下，为适应新条件下的实验教学，我们调整了教材的选用范围。微电子学专业主干课教材立足选用国外、国内的优秀教材，特别是国外能反映微电子学发展现状及方向的先进教材，我们已组织教师编撰了能反映国际上集成电路发展现状的《集成电路原理》，选用了最新出版教材《大规模集成电路设计》，并编撰、重写及使用了《集成电路设计基础实验》、《超大规模集成电路设计实验》、《平面工艺实验》、《微电子器件原理》、《微电子器件工艺原理》等教材。

在重编实验教材时，改掉了&quot；使用说明&quot；式的教材编写模式。力图使实验教材能配合实验教学培养目标，启发学生的想象力和创造力，尤其是诱发学生的原发性创新能力乃至创新冲动。

(2)对本科微电子学的教学计划、教学大纲和教材进行了深入研究和大幅度调整，并充分考虑了实验课与理论课的有机结合。坚持并发展了我校微电子专业在器件工艺实验上的特色和优势，通过对实验课及其内容进行整合更新，使实验更具综合性。如将过去的单一平面工艺实验与测试分析技术有机的结合，将原来相互脱节的芯片工艺、参数测试、物理测试等有机地整合在一起，以便充分模拟真实芯片工艺流程。使学生在独立制造出半导体器件的同时，能对工艺控制进行实时综合分析。

(3)引入了国际上最通用、最先进的超大规模集成电路系统设计教学软件(如CADENCE等)，使学生迅速地掌握超大规模集成电路设计的先进基本技术，激发其创造性。为了保证这一教学目的的实现，我们对

专业的整体教学计划做了与之配合的调整。在第5学期加强了电子线路系统设计(如EDA、PSPICE等)的课程和实验内容。在教学的第4学年又预留了足够的学时，作为学生进一步掌握这一工具的选修题目的综合训练。

(4)所有的实验根据专业基础课的进度分段对各年级学生随时开放。学生根据已掌握的专业理论知识和实验指导书选择实验项目，提出实验路线。鼓励学生对可提供的实验设施作自拟的整合，促进学生对实验课程的全身心的投入。

在实验成绩的评定上，不简单地看实验结果的正确与否，同时注重实验方案的合理性和创造性，注重是否能对实验现象有较敏锐的观察、分析和处理能力。

(5)通过送出去的办法，把教师和实验人员送到器件公司、设计公司培训，并积极开展了校内、校际间的进修培训。推促教师在专业基础和实验两方面交叉教学，提高了教师队伍的综合素质。

(6)将集成电路设计实验室建设成为电子信息类本科生的生产实习基地，为此，我们参加了中芯国际等公司的多项目晶圆计划。

加入了国内外EDA公司的大学计划，以利于实验室建设发展和提高教学质量，如华大公司支持微电子实验室建设，赠送人民币1100万元软件(RFIC，SOC等微电子前沿技术)已进入实验教学。

篇（9）

微电子技术的发展水平已经成为衡量一个国家科技进步和综合国力的重要标志之一。因此，学习微电子，认识微电子，使用微电子，发展微电子，是信息社会发展过程中，当代大学生所渴求的一个重要课程。生活在当代的人们，没有不使用微电子技术产品的，如人们每天随身携带的手机；工作中使用的笔记本电脑，乘坐公交、地铁的IC卡，孩子玩的智能电子玩具，在电视上欣赏从卫星上发来的电视节目等等，这些产品与设备中都有基本的微电子电路。微电子的本领很大，但你要看到它如何工作却相当难，例如有一个像我们头脑中起记忆作用的小硅片—它的名字叫存储器，是电脑的记忆部分，上面有许许多多小单元，它与神经细胞类似，这种小单元工作一次所消耗的能源只有神经元的六十分之一，再例如你手中的电话，将你的话音从空中发射出去并将对方说的话送回来告诉你，就是靠一种叫“射频微电子电路”或叫“微波单片集成电路”进行工作的。它们会将你要表达的信息发送给对方，甚至是通过通信卫星发送到地球上的任何地方。其传递的速度达到300000KM/S，即以光速进行传送，可实现双方及时通信。“微电子”不是“微型的电子”，其完整的名字应该是“微型电子电路”，微电子技术则是微型电子电路技术。微电子技术对我们社会发展起着重要作用，是使我们的社会高速信息化，并将迅速地把人类带入高度社会化的社会。“信息经济”和“信息社会”是伴随着微电子技术发展所必然产生的。

1.2微电子技术的基础材料——取之不尽的硅

位于元素周期表第14位的硅是微电子技术的基础材料，硅的优点是工作温度高，可达200摄氏度；二是能在高温下氧化生成二氧化硅薄膜，这种氧化硅薄膜可以用作为杂质扩散的掩护膜，从而能使扩散、光刻等工艺结合起来制成各种结构的电路，而氧化硅层又是一种很好的绝缘体，在集成电路制造中它可以作为电路互联的载体。此外，氧化硅膜还是一种很好的保护膜，它能防止器件工作时受周围环境影响而导致性能退化。第三个优点是受主和施主杂质有几乎相同的扩散系数。这就为硅器件和电路工艺的制作提供了更大的自由度。硅材料的这些优越性能促成了平面工艺的发展，简化了工艺程序，降低了制造成本，改善了可靠性，并大大提高了集成度，使超大规模集成电路得到了迅猛的发展。

1.3集成电路的发展过程

20世纪晶体管的发明是整个微电子发展史上一个划时代的突破。从而使得电子学家们开始考虑晶体管的组合与集成问题，制成了固体电路块—集成电路。从此，集成电路迅速从小规模发展到大规模和超大规模集成电路，集成电路的分类方法很多，按领域可分为：通用集成电路和专用集成电路；按电路功能可分为：数字集成电路、模拟集成电路和数模混合集成电路；按器件结构可分为：MOS集成电路、双极型集成电路和BiIMOS集成电路；按集成电路集成度可分为：小规模集成电路SSI、中规模集成电路MSI、大规模集成电路LSI、超导规模集成电路VLSI、特大规模集成电路ULSI和巨大规模集成电路CSI。随着微电子技术的发展，出现了集成电路(IC)，集成电路是微电子学的研究对象，其正在向着高集成度、低功耗、高性能、高可靠性的方向发展。

1.4走进人们生活的微电子

IC卡，是现代微电子技术的结晶，是硬件与软件技术的高度结合。存储IC卡也称记忆IC卡，它包括有存储器等微电路芯片而具有数据记忆存储功能。在智能IC卡中必须包括微处理器，它实际上具有微电脑功能，不但具有暂时或永久存储、读取、处理数据的能力，而且还具备其他逻辑处理能力，还具有一定的对外界环境响应、识别和判断处理能力。IC卡在人们工作生活中无处不在，广泛应用于金融、商贸、保健、安全、通信及管理等多种方面，例如：移动电话卡，付费电视卡，公交卡，地铁卡，电子钱包，识别卡，健康卡，门禁控制卡以及购物卡等等。IC卡几乎可以替代所有类型的支付工具。随着IC技术的成熟，IC卡的芯片已由最初的存储卡发展到逻辑加密卡装有微控制器的各种智能卡。它们的存储量也愈来愈大，运算功能越来越强，保密性也愈来愈高。在一张卡上赋予身份识别，资料(如电话号码、主要数据、密码等)存储，现金支付等功能已非难事，“手持一卡走遍天下”将会成为现实。

2.微电子技术发展的新领域

微电子技术是电子科学与技术的二级学科。电子信息科学与技术是当代最活跃，渗透力最强的高新技术。由于集成电路对各个产业的强烈渗透，使得微电子出现了一些新领域。

2.1微机电系统

MEMS(Micro-Electro-Mechanicalsystems)微机电系统主要由微传感器、微执行器、信号处理电路和控制电路、通信接口和电源等部件组成，主要包括微型传感器、执行器和相应的处理电路三部分，它融合多种微细加工技术，并将微电子技术和精密机械加工技术、微电子与机械融为一体的系统。是在现代信息技术的最新成果的基础上发展起来的高科技前沿学科。当前，常用的制作MEMS器件的技术主要由三种：一种是以日本为代表的利用传统机械加工手段，即利用大机械制造小机械，再利用小机械制造微机械的方法，可以用于加工一些在特殊场合应用的微机械装置，如微型机器人，微型手术台等。第二种是以美国为代表的利用化学腐蚀或集成电路工艺技术对硅材料进行加工，形成硅基MEMS器件，它与传统IC工艺兼容，可以实现微机械和微电子的系统集成，而且适合于批量生产，已成为目前MEMS的主流技术，第三种是以德国为代表的LIGA(即光刻，电铸如塑造)技术，它是利用X射线光刻技术，通过电铸成型和塑造形成深层微结构的方法，人们已利用该技术开发和制造出了微齿轮、微马达、微加速度计、微射流计等。MEMS的应用领域十分广泛，在信息技术，航空航天，科学仪器和医疗方面将起到分别采用机械和电子技术所不能实现的作用。

2.2生物芯片

生物芯片(Biochip)将微电子技术与生物科学相结合的产物，它以生物科学基础，利用生物体、生物组织或细胞功能，在固体芯片表面构建微分析单元，以实现对化合物、蛋白质、核酸、细胞及其他生物组分的正确、快速的检测。目前已有DNA基因检测芯片问世。如Santford和Affymetrize公司制作的DNA芯片包含有600余种DNA基本片段。其制作方法是在玻璃片上刻蚀出非常小的沟槽，然后在沟槽中覆盖一层DNA纤维，不同的DNA纤维图案分别表示不同的DNA基本片段。采用施加电场等措施可使一些特殊物质反映出某些基因的特性从而达到检测基因的目的。以DNA芯片为代表的生物工程芯片将微电子与生物技术紧密结合，采用微电子加工技术，在指甲大小的硅片上制作包含多达20万种DNA基本片段的芯片。DNA芯片可在极短的时间内检测或发现遗传基因的变化，对遗传学研究、疾病诊断、疾病治疗和预防、转基因工程等具有极其重要的作用。生物工程芯片是21世纪微电子领域的一个热点并且具有广阔的应用前景。

2.3纳米电子技术

在半导体领域中，利用超晶格量子阱材料的特性研制出了新一代电子器件，如：高电子迁移晶体管(HEMT)，异质结双极晶体管(HBT)，低阈值电流量子激光器等。在半导体超薄层中，主要的量子效应有尺寸效应、隧道效应和干涉效应。这三种效应，已在研制新器件时得到不同程度的应用。(1)在FET中，采用异质结构，利用电子的量子限定效应，可使施主杂质与电子空间分离，从而消除了杂质散射，获得高电子迁移率，这种晶体管，在低场下有高跨度，工作频率，进入毫米波，有极好的噪声特性。(2)利用谐振隧道效应制成谐振隧道二极管和晶体管。用于逻辑集成电路，不仅可以减小所需晶体管数目，还有利于实现低功耗和高速化。(3)制成新型光探测器。在量子阱内，电子可形成多个能级，利用能级间跃迁，可制成红外线探测器。利用量子线、量子点结构作激光器的有源区，比量子阱激光器更加优越。在量子遂道中，当电子通过隧道结时，隧道势垒两侧的电位差发生变化，如果势垒的静电能量的变化比热能还大，那么就能对下一个电子隧道结起阻碍作用。基于这一原理，可制作放大器件，振荡器件或存储器件。量子微结构大体分为微细加工和晶体生长两大类。

篇（10）

中图分类号：TP391 文献标识码：A 文章编号：1007-9416（2013）12-0129-03

1 引言

随着半导体工艺的迅速发展，目前绝大部分芯片已经采用32nm及以下工艺进行设计。因此集成电路的集成度也越来越高，集成电路已经进入超大规模集成电路（Very Large Scale Integrated circuits）时代。 超大规模集成电路20世纪70年代后期出现，其主要用于制造存储器和微处理机。超大规模集成电路及其相关技术是现代电子信息技术迅猛发展的关键因素和核心技术。超大规模集成电路的研究水平已经成为衡量一个国家技术和工业发展水平高低的重要标志，也是世界工业国家竞争最激烈的一个领域。在VLSI中其集成度一直遵循着“摩尔定律”，即以每18个月翻一番的速度急剧增加，目前一个芯片上集成的电路元件数早已远超数亿个。如此迅速的发展，除了半导体工艺技术、设备、原材料等方面的不断改进之外，设计技术的革新也是重要原因之一。这一革新技术主要表现在全面采用了电子设计自动化（Electronic Design Automation， EDA）技术。因为集成电路发展到现在已经十分复杂，要在几十平方毫米上硅片上完成线条只有零点几微米的数以亿计门器件的整个电子系统设计，依靠手工设计是完全不可能的，必须借助电子设计自动化技术和工具集成电路的发展对EDA技术不断提出新的要求，以满足日益提高的设计需求；相应地，EDA技术的发展又使得集成电路设计向着更广（产品种类越来越多）、更快（设计周期越来越短）、更准（一次成功率越来越高）、更精（设计尺寸越来越小）、更强（工艺适应性和设计自动化程度越来越强）的方向发展一个典型的集成电路设计流程，几乎在其中的每个设计环节和整个设计过程都普遍用到CAD技术和工具。其中，版图规划是一个极其重要的设计环节，也是最费时的，并且版图的优劣决定了最终芯片的性能。该阶段的设计任务是根据逻辑和电路功能要求以及工艺制造的约束条件（如线宽、线宽距等），完成电路中单元的摆放和互连，最终形成设计的掩膜图。在版图规划中布图设置是很重要的一环。布图规划算法完成的任务是在满足各项电学和工艺要求的条件下，在给定区域内（或尽可能小的区域内）互不重叠地安置电路中的所有单元，并且尽可能好地满足单元互连的要求。超大规模集成电路的布局规划作为物理设计阶段的重要组成部分近年来受到了广泛关注，其质量直接影响后续布线工作的顺利完成，乃至最终影响到电路的性能，随着布局设计过程中各种新问题的不断引入，布局规划问题较原先更加复杂，也越来越难以解决。

2 目前现状

2.1 布局算法的提出

自动化版图设计实际是在有限的区域内，寻找出一个最优的摆放结果，不仅能够把所有的单元全部放入其中，并且为后续的布局布线提供最优的结果，使最终的芯片得到最好的性能。其对应的数学问题为对合法构形空间的搜索问题。VLSI物理设计中的布局、布线等问题是高度复杂的，且其中很多问题已被证明为NP-Hard问题。NP就是Non-deterministic Polynomial的问题，也即是多项式复杂程度的非确定性问题。而如果任何一个NP问题都能通过一个多项式时间算法转换为某个NP问题，那么这个NP问题就称为NP完全问题（Non-deterministic Polynomial complete problem）。经过前人的研究，布图规划已经被证明为是NP完全问题的数学模型。所以，布图规划是一个值得深入的课题。随着VLSI向深亚微米纳米不断推进，系统规模不断扩大，系统目标的多样化，问题空间维数随之剧增。传统的优化算法要么面临计算量爆炸（如穷举法、线性规划等），要么易陷入局部极值，无法接近全局最优解（如贪心算法等）。因此对各种新的智能优化方法的研究应运而起，先后提出了遗传算法、模拟退火法[11]等算法。各种方法各有千秋，但到目前为止，还没有任何一种方法可以有效地应用于解决VLSI物理设计中的所有问题。

对于布局规划中，特别是自动布局规划（master plan），通过对比相关算法，采用模拟退火算法。使用模拟退火算法我们可以较快的得出全局最优解。在用模拟退火算法反复迭代找出最优解时，会出现一些不可避免的重叠（overlap），这个时候我们要尽可能的消除它们，同时还要考虑模块间的距离（wirelength）以及通过的总线长（timing path）。模块间中心距离是我们布局最主要的约束条件，理论上我们要使它尽可能的小。因为在一块小小的集成电路板块中可能会有千万个单元（stand cell），它们组成了各个模块（module），为此，布局开始阶段模块在起始的温度下自由排列，随着温度的下降，当找到不错的排列组合时存档，继续寻找，直到达到最优解。模拟退火算法的基本原理是：跳出局部最优，亦称爬山解（（up-hill）当满足一定的条件时以收敛到全局最优。算法可以看成是随机和贪婪算法的结合。当然模拟退火有着坚实的数学基础，其对新解的接受概率是min{1，e-C/T}，其中C为代价函数的差，T为当前温度。开始当温度较高时，接受坏解的概率近似等于1，无论解的质量是好是坏，一律接受，可以看成是随机搜索。当温度足够低时，接受坏解的概率近似等于0，只接受好的解，可以近似的认为是贪婪搜索。在温度变化的过程中是一个从随机到贪婪的渐变过程[12]（图1）。

3 算法的改进

3.1 功能模块设计

4 运行结果与分析

对于以上改进算法的实现进行代码编写，并且在Linux操作系统开发环境下运行encounter软件，采用一组case进行实现，得到的结果如（图3、4）。

通过对实验结果的分析可以看出，改进后的算法是有效的，跟传统的布局规划相比布局线路wirelength优化了17.5%，overlap降低了12.1%，达到了实验预期的效果。

5 结语

本文主要通过对自动布局规划设计分析，提出了改进的模拟退火算法，并消除布局中不应产生的overlap。该算法中采用了自顶向下的结群策略，实验表明，该算法比较稳定，得出的结果好，适用性强。

参考文献

[1]L.Jin，D.Kim，L.Mu，D.-S.Kim，and S.-M. Hu，“A sweepline algorithm for Euclidean Voronoi diagram of circules，”IEEE put.-Aided Des.，vol.38，no.3，pp. 260-272，Mar.2006.

[2]Y.Feng，D.P.Mehta，and H.Yang，“Constrained modern floorplanning，”in Proc.ISPD，2003，pp.128-135.

[3]J.-M.Lin and Y.-W.Chang，“TCG：A transitive closure graph base representation for general floorplans，”IEEE Trans.Very Large Scale Integr.，vol. 13， no. 4， pp. 288–292，Apr.2005.

[4]X.Hong，G. Huang，Y.Cai， J. Gu，S. Dong， C.-K. Cheng，and J. Gu，“Corner block list： An effective and efficient topological representation of non-slicing floorplan，” in Proc.ICCAD，2000，pp.8-12.

[5]S.Nakatake， M. Furuya， and Y. Kajitani， “Module placement on BSGstructure with pre-placed modules and rectilinear modules，” in Proc.ASP-DAC， 1998， pp. 571–576.

[6] Richard Auletta，Expert System Perimeter Block Placement Floorplanning，” date， p. 30140， Design，Automation and Test in Europe Conference and Exhibition Designers Forum （DATE’04），2004.

[7]Y.Zhan，Y. Feng， and S.Sapatnekar，“A fixed-die floorplanning algorithm using an analytical approach，”in Proc.ASP-DAC，2006， pp.771-776.

[8]Alupoaei，S.； Katkoori，S.Ant colony system application to macrocell overlap removal，Very Large Scale Integration （VLSI） Systems， IEEE Transactions，Vol.12， Iss.10，pp.1118- 1123，Oct.2004.

[9]S.N.Adya，I.L. Markov， Fixed-outline Floorplanning： Enabling Hierarchical Design， to appear in IEEE Trans.On VLSI，2003.

[10]W.Choi and K.Bazargan Hierarchical Global Floorplacement Using Simulated Annealing and Network Flow Area Migration，DATE 2003.

[11]杨依忠，解光军.基于遗传模拟退火算法的门阵列布局方法.计算机工程，2010，1.

[12]蒋中华.超大规模集成电路布图布局算法及热模型研究.2008.3.21.